| 1 |
1
기판;
상기 기판 상에 위치하며, 채널 영역, 및 제 1 영역과 제 2 영역을 포함하는 소오스/드레인 영역을 포함하는 반도체층;
상기 반도체층 상에 위치하는 게이트 절연막;
상기 게이트 절연막 상에 위치하는 게이트 전극;
상기 게이트 전극 상에 위치하는 층간 절연막; 및
상기 층간 절연막 상에 위치하며, 상기 게이트 절연막 및 층간 절연막 내에 형성되어 있는 상기 반도체층의 소오스 및 드레인 영역의 일부 영역을 노출시키는 콘택홀을 통하여 상기 반도체층의 소오스 및 드레인 영역에 각각 전기적으로 연결되는 소오스 및 드레인 전극을 포함하되,
상기 제 1 영역은 상기 콘택홀에 의해 노출되는 영역이며, 상기 제 2 영역은 상기 콘택홀에 의해 노출되지 않는 영역이고,
상기 소오스 및 드레인 영역은 도전형의 불순물 이온을 포함하며, 상기 소오스 및 드레인 영역에서 상기 제 1 영역과 상기 제 2 영역에 포함된 도전형의 불순물 이온의 투사범위(Rp)가 서로 다른 것을 특징으로 하는 박막트랜지스터
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서,
상기 제 1 영역의 투사범위가 상기 제 2 영역의 투사범위보다 상기 게이트 절연막의 최상부 표면에서부터 상기 기판 방향으로 더 깊은 곳에 위치하는 것을 특징으로 하는 박막트랜지스터
|
| 4 |
4
제 1 항에 있어서,
상기 제 1 영역의 투사범위와 상기 제 2 영역의 투사범위가 서로 다른 층 내에 위치하는 것을 특징으로 하는 박막트랜지스터
|
| 5 |
5
제 1 항에 있어서,
상기 제 1 영역의 투사범위와 상기 제 2 영역의 투사범위가 서로 동일한 층 내에 위치하는 것을 특징으로 하는 박막트랜지스터
|
| 6 |
6
제 1 항에 있어서,
상기 제 1 영역 및 상기 제 2 영역에 주입된 상기 도전형 불순물 이온의 양은 1*E14/㎠ 이상인 것을 특징으로 하는 박막트랜지스터
|
| 7 |
7
제 1 항에 있어서,
상기 게이트 절연막은 실리콘 산화막을 포함하는 것을 특징으로 하는 박막트랜지스터
|
| 8 |
8
제 7 항에 있어서,
상기 제 1 영역과 상기 제 2 영역에서 상기 반도체층의 상부면에 위치하는 산소 농도가 서로 상이한 것을 특징으로 하는 박막트랜지스터
|
| 9 |
9
제 8 항에 있어서,
상기 제 2 영역에서 상기 반도체층의 상부면에 존재하는 산소 농도가 상기 제 1 영역에서 상기 반도체층의 상부면에 존재하는 산소 농도보다 높은 것을 특징으로 하는 박막트랜지스터
|
| 10 |
10
제 1 항에 있어서,
상기 게이트 전극은 녹는점이 1300℃ 이상인 금속 또는 합금으로 형성되는 것을 특징으로 하는 박막트랜지스터
|
| 11 |
11
제 10 항에 있어서,
상기 녹는점이 1300℃ 이상인 금속 또는 합금은 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr) 또는 몰리텅스텐(MoW)을 포함하는 것을 특징으로 하는 박막트랜지스터
|
| 12 |
12
제 1 항에 있어서,
상기 반도체층은 주울 가열에 의해 결정화된 다결정 실리콘층으로 이루어진 것을 특징으로 하는 박막트랜지스터
|
| 13 |
13
기판을 제공하고,
상기 기판 상에 비정질 실리콘층을 형성하고,
상기 비정질 실리콘층을 패터닝하고,
상기 기판 전면에 게이트 절연막을 형성하고,
상기 게이트 절연막에 콘택홀을 형성하고,
상기 게이트 절연막 상에 게이트 전극 물질을 형성하고,
상기 게이트 전극 물질에 전계를 인가하여 상기 패터닝된 비정질 실리콘층을 주울 가열에 의해 결정화된 다결정 실리콘층으로 이루어진 반도체층으로 형성하고,
상기 게이트 전극 물질을 패터닝하여 게이트 전극을 형성하고,
상기 게이트 전극 및 상기 콘택홀이 형성된 게이트 절연막을 마스크로 하여 상기 반도체층에 도전형의 불순물 이온을 도핑하여, 도핑된 상기 도전형의 불순물 이온의 농도가 서로 다른 제 1 영역 및 제 2 영역을 포함하는 소오스 및 드레인 영역을 형성하되, 상기 제 1 영역은 상기 콘택홀에 의해 노출되는 영역이고, 상기 제 2 영역은 상기 콘택홀에 의해 노출되지 않는 영역이며,
상기 게이트 전극이 형성된 상기 기판 전면에 층간 절연막을 형성하고,
상기 게이트 절연막 내에 형성된 상기 콘택홀이 상기 층간 절연막 내에 연장형성되도록 상기 층간 절연막의 일정 영역을 식각하고,
상기 층간 절연막 상에 상기 콘택홀을 통하여 상기 반도체층의 소오스 및 드레인 영역과 각각 전기적으로 연결되는 소오스 및 드레인 전극을 형성하는 것을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법
|
| 14 |
14
제 13 항에 있어서,
상기 소오스 및 드레인 영역의 상기 제 1 영역과 상기 제 2 영역에 도핑된 도전형의 불순물 이온의 투사범위(Rp)가 서로 다르게 형성되는 것을 특징으로 하는 박막트랜지스터의 제조방법
|
| 15 |
15
제 13 항에 있어서,
상기 제 1 영역의 투사범위가 상기 제 2 영역의 투사범위보다 상기 게이트 절연막의 최상부 표면에서부터 상기 기판 방향으로 더 깊은 곳에 위치하도록 형성되는 것을 특징으로 하는 박막트랜지스터의 제조방법
|
| 16 |
16
제 13 항에 있어서,
상기 소오스 및 드레인 영역에 주입된 상기 도전형의 불순물 이온의 양이1*E14/㎠ 이상이 되도록 상기 도전형의 불순물 이온을 주입하는 특징으로 하는 박막트랜지스터의 제조방법
|
| 17 |
17
제 16 항에 있어서,
상기 도전형의 불순물 이온은 1*E14/㎠ 내지 1*E16/㎠의 도즈량 및 5 내지 25keV의 가속 전압으로 주입하는 것을 특징으로 하는 박막트랜지스터의 제조방법
|
| 18 |
18
제 13 항에 있어서,
상기 게이트 전극 물질에 전계를 인가하기 전에 상기 기판을 예열하는 것을 더욱 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법
|
| 19 |
19
제 13 항에 있어서,
상기 게이트 전극 물질에 전계를 인가하는 것은 1300℃ 이상의 고열을 발생시킬 수 있는 파워 밀도의 에너지를 인가하는 것을 특징으로 하는 박막트랜지스터의 제조방법
|
