| 1 |
1
감시 대상이 되는 메모리 영역과 크기가 동일하고, 모두 1 또는 0으로 세트되어 있는 저장공간이 포함된 연산결과 저장부;
상기 감시 대상이 되는 메모리값을 입력받는 메모리값 입력부;
상기 입력받은 메모리값과 상기 연산결과 저장부에 저장된 값에 대해 비트 단위 논리합(OR) 연산 또는 비트 단위 논리곱(AND) 연산 또는 상기 두 연산을 모두 수행하고, 그 결과값을 상기 연산결과 저장부의 저장공간에 덮어쓰는 비트 단위 연산부; 및
상기 연산결과 저장부의 저장공간에 저장된 연산결과를 읽어온 후, 0고차결함 또는 1고착결함, 또는 0고착결함과 1고착결함이 시스템 오류를 발생시킬 수 있는 비트들을 판별하여 디스플레이하는 연산결과 표시부;
를 포함하는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 장치
|
| 2 |
2
청구항 1에 있어서,
상기 디지털 시스템 오류유발가능 결함 판별 장치는 입력된 메모리값을 저장하는 메모리값 저장부를 더 포함하는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 장치
|
| 3 |
3
청구항 1에 있어서,
상기 연산결과 저장부는 비트 단위 논리합(OR) 연산 또는 비트 단위 논리곱(AND) 연산을 수행하기 전에 감시 대상이 되는 메모리 영역과 크기가 동일하고 모두 0 또는 1로 세트(set)되어 있는 저장공간을 포함하는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 장치
|
| 4 |
4
청구항 3에 있어서,
상기 비트 단위 연산부는 상기 연산결과 저장부에 저장된 값과 상기 메모리값 입력부에 입력된 메모리값에 대해 비트 단위 논리합 연산을 수행하고, 그 결과를 다시 상기 연산결과 저장부에 저장되어 있는 값에 덮어쓰는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 장치
|
| 5 |
5
청구항 3에 있어서,
상기 비트 단위 연산부는 상기 연산결과 저장부에 저장된 값과 상기 메모리값 입력부에 입력된 메모리값에 대해 비트 단위 논리곱 연산을 수행하고, 그 결과를 다시 상기 연산결과 저장부에 저장된 값에 덮어쓰는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 장치
|
| 6 |
6
청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
상기 연산결과 표시부는 상기 연산결과 저장부에 저장된 연산결과를 읽어온 후, 특정 비트의 값이 1이면 해당 비트의 0고착결함이 디지털 시스템의 동작에 오류를 발생시킬 수 있는 비트 위치로 판별하여 디스플레이하고, 특정 비트의 값이 0이면 해당 비트의 0고착결함이 디지털 시스템의 동작에 오류를 발생시키지 않는 비트 위치로 판별하여 디스플레이하는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 장치
|
| 7 |
7
청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
상기 연산결과 표시부는 상기 연산결과 저장부에 저장된 연산결과를 읽어온 후, 특정 비트의 값이 0이면 해당 비트의 1고착결함이 디지털 시스템의 동작에 오류를 발생시킬 수 있는 비트 위치로 판별하여 디스플레이하고, 특정 비트의 값이 1이면 해당 비트의 1고착결함이 디지털 시스템의 동작에 오류를 발생시키지 않는 비트 위치로 판별하여 디스플레이하는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 장치
|
| 8 |
8
연산결과 저장부에 감시 대상이 되는 메모리 영역과 크기가 동일하고 모두 0으로 세트되어 있는 저장공간을 준비하는 제1 단계;
메모리값 입력부에 새로운 메모리값이 입력되면, 상기 메모리값을 읽어 들이는 제2 단계;
연산결과 저장부에 저장된 값을 읽어 들이는 제3 단계;
상기 제2 단계에서 읽어 들인 메모리값과 상기 제3 단계에서 읽어 들인 값에 대해 비트 단위 논리합(OR) 연산을 수행하고, 그 결과값을 상기 연산결과 저장부의 저장공간에 덮어쓰는 제4 단계; 및,
상기 제2 단계 내지 제4 단계를 반복 수행하여 0고착결함이 시스템 오류를 발생시킬 수 있는 비트들을 판별하는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 방법
|
| 9 |
9
청구항 8에 있어서,
상기 연산결과 저장부에 저장된 연산결과를 읽어온 후, 특정 비트의 값이 1이면 해당 비트의 0고착결함이 디지털 시스템의 동작에 오류를 발생시킬 수 있는 비트 위치로 판별하고, 특정 비트의 값이 0이면 해당 비트의 0고착결함이 디지털 시스템의 동작에 오류를 발생시키지 않는 비트 위치로 판별하는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 방법
|
| 10 |
10
연산결과 저장부에 감시 대상이 되는 메모리 영역과 크기가 동일하고 모두 1로 세트되어 있는 저장공간을 준비하는 제1 단계;
메모리값 입력부에 새로운 메모리값이 입력되면, 상기 메모리값을 읽어 들이는 제2 단계;
연산결과 저장부에 저장된 값을 읽어 들이는 제3 단계;
상기 제2 단계에서 읽어 들인 메모리값과 상기 제3 단계에서 읽어 들인 값에 대해 비트 단위 논리곱(AND) 연산을 수행하고, 그 결과값을 상기 연산결과 저장부의 저장공간에 덮어쓰는 제4 단계; 및,
상기 제2 단계 내지 제4 단계를 반복 수행하여 1고착결함이 시스템 오류를 발생시킬 수 있는 비트들을 판별하는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 방법
|
| 11 |
11
청구항 10에 있어서,
상기 연산결과 저장부에 저장된 연산결과를 읽어온 후, 특정 비트의 값이 0이면 해당 비트의 1고착결함이 디지털 시스템의 동작에 오류를 발생시킬 수 있는 비트 위치로 판별하고, 특정 비트의 값이 1이면 해당 비트의 1고착결함이 디지털 시스템의 동작에 오류를 발생시키지 않는 비트 위치로 판별하는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 방법
|
| 12 |
12
연산결과 저장부에 감시 대상이 되는 메모리 영역과 크기가 동일하고 모두 0으로 세트되어 있는 제1 저장공간과, 모두 1로 세트되어 있는 제2 저장공간을 준비하는 제1 단계;
메모리값 입력부에 새로운 메모리값이 입력되면, 상기 메모리값을 읽어 들이는 제2 단계;
상기 연산결과 저장부의 제1 저장공간에 저장된 값 또는 제2 저장공간에 저장된 값, 또는 상기 제1 및 제2 저장공간에 저장되어 있는 값을 모두 읽어 들이는 제3 단계;
상기 제2 단계에서 읽어 들인 메모리값과 상기 제3 단계에서 읽어 들인 값에 대해 비트 단위 논리합(OR) 연산, 또는 비트 단위 논리곱(AND) 연산, 또는 상기 두 연산을 모두 수행하고, 그 결과값을 상기 연산결과 저장부의 저장공간에 덮어쓰는 제4 단계; 및,
상기 제2 단계 내지 제4 단계를 반복 수행하여 0고착결함, 또는 1고착결함, 또는 0고착결함과 1고착결함이 시스템 오류를 발생시킬 수 있는 비트들을 판별하는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 방법
|
| 13 |
13
청구항 12에 있어서,
상기 연산결과 저장부의 제1 저장공간에 저장된 연산결과를 읽어온 후, 특정 비트의 값이 1이면 해당 비트의 0고착결함이 디지털 시스템의 동작에 오류를 발생시킬 수 있는 비트 위치로 판별하고, 특정 비트의 값이 0이면 해당 비트의 0고착결함이 디지털 시스템의 동작에 오류를 발생시키지 않는 비트 위치로 판별하는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 방법
|
| 14 |
14
청구항 12에 있어서,
상기 연산결과 저장부의 제2 저장공간에 저장된 연산결과를 읽어온 후, 특정 비트의 값이 0이면 해당 비트의 1고착결함이 디지털 시스템의 동작에 오류를 발생시킬 수 있는 비트 위치로 판별하고, 특정 비트의 값이 1이면 해당 비트의 1고착결함이 디지털 시스템의 동작에 오류를 발생시키지 않는 비트 위치로 판별하는 것을 특징으로 하는 디지털 시스템 오류유발가능 결함 판별 방법
|
