맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

듀얼 게이트 박막 트랜지스터의 디플리션 모드를 이용한 산화물 반도체 인버터

  • 기술번호 : KST2014059376
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 박막 트랜지스터 인버터에 관한 것으로, 듀얼 게이트 박막 트랜지스터(Dual gate TFT)의 소스 전극에 또 다른 박막 트랜지스터의 드레인 전극이 직렬로 연결되고, 상기 듀얼 게이트 박막 트랜지스터의 게이트 전극과 소스 전극이 전기적으로 연결된 디플리션 로드(depletion load) 구조인 것을 특징으로 한다. 상기와 같은 구성에 의하면, 본 발명은 기존의 n-타입 인버터의 로드 TFT(load TFT)에 상부(top) 게이트 전극을 형성하여 이에 전압을 인가함으로서 발생하는 문턱전압 편이(Vth shift) 현상을 이용하여 공정 및 구조의 추가 없이 디플리션 로드(depletion load) 구조를 형성하여 CMOS와 같은 고이득(high gain)을 구현할 수 있어 보다 유리한 효과가 있다.
Int. CL H01L 29/786 (2006.01)
CPC H01L 27/1214(2013.01) H01L 27/1214(2013.01) H01L 27/1214(2013.01) H01L 27/1214(2013.01)
출원번호/일자 1020100132137 (2010.12.22)
출원인 경희대학교 산학협력단
등록번호/일자 10-1275710-0000 (2013.06.11)
공개번호/일자 10-2012-0070709 (2012.07.02) 문서열기
공고번호/일자 (20130614) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2010.12.22)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 경희대학교 산학협력단 대한민국 경기도 용인시 기흥구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 장진 대한민국 서울특별시 동대문구
2 강동한 대한민국 서울특별시 동대문구
3 석만주 대한민국 서울특별시 동대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김희곤 대한민국 대전시 유성구 문지로 ***-*(문지동) *동(웰쳐국제특허법률사무소)
2 김인한 대한민국 서울특별시 서초구 사임당로 **, **층 (서초동, 신영빌딩)(특허법인세원)
3 박용순 대한민국 서울특별시 송파구 법원로*길 **, **층 D-****호(문정동)(주심국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 경희대학교 산학협력단 경기도 용인시 기흥구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2010.12.22 수리 (Accepted) 1-1-2010-0846538-98
2 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2011.12.09 수리 (Accepted) 1-1-2011-0980505-36
3 선행기술조사의뢰서
Request for Prior Art Search		 2012.01.13 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2012.02.15 수리 (Accepted) 9-1-2012-0009238-74
5 의견제출통지서
Notification of reason for refusal		 2012.04.24 발송처리완료 (Completion of Transmission) 9-5-2012-0238287-09
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2012.06.21 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-0496060-80
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2012.06.21 수리 (Accepted) 1-1-2012-0496059-33
8 최후의견제출통지서
Notification of reason for final refusal		 2012.11.15 발송처리완료 (Completion of Transmission) 9-5-2012-0689183-15
9 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2012.11.30 수리 (Accepted) 1-1-2012-0995752-82
10 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2012.11.30 보정승인 (Acceptance of amendment) 1-1-2012-0995755-18
11 등록결정서
Decision to grant		 2013.05.29 발송처리완료 (Completion of Transmission) 9-5-2013-0369633-77
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.03.09 수리 (Accepted) 4-1-2015-5029677-09
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.19 수리 (Accepted) 4-1-2019-5164254-26
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
듀얼 게이트 박막 트랜지스터(Dual gate TFT)의 소스 전극에 또 다른 박막 트랜지스터의 드레인 전극이 직렬로 연결되고,상기 듀얼 게이트 박막 트랜지스터의 게이트 전극과 소스 전극이 전기적으로 연결된 디플리션 로드(depletion load) 구조이고, 상기 듀얼 게이트 박막 트랜지스터의 드레인 전극과 상부 게이트 전극에 레벨 쉬프터(Level shifter)를 이용하여 드레인 전원 전압을 증폭 시켜 별도의 전원전압을 사용하지 않거나, 상기 드레인 전원 전압 외에 추가 외부 전원을 인가하는 구조가 모두 가능한 것을 특징으로 하는 듀얼 게이트 박막 트랜지스터의 디플리션 모드를 이용한 산화물 반도체 인버터
2 2
청구항 1에 있어서, 상기 듀얼 게이트 박막 트랜지스터의 상부(top) 게이트 전극에 전원을 인가하고, 상기 전원을 조절하여 게이트 전압에 대한 드레인 전류의 변화 특성을 제어하는 것을 특징으로 하는 듀얼 게이트 박막 트랜지스터의 디플리션 모드를 이용한 산화물 반도체 인버터
3 3
삭제
4 4
청구항 1 또는 청구항 2에 있어서, 상기 듀얼 게이트 전극과 소스 전극이 전기적으로 연결된 디플리션 로드(depletion load) 구조로 인하여 풀 스윙(full swing)이 가능한 것을 특징으로 하는 듀얼 게이트 박막 트랜지스터의 디플리션 모드를 이용한 산화물 반도체 인버터
5 5
청구항 1 또는 청구항 2에 있어서, 상기 또 다른 박막 트랜지스터는 청구항 1의 듀얼 게이트 박막 트랜지스터인 것을 특징으로 하는 듀얼 게이트 박막 트랜지스터의 디플리션 모드를 이용한 산화물 반도체 인버터
6 6
청구항 1에 있어서, 상기 산화물 반도체는 비정질 인듐 갈륨 징크옥사이드 반도체인 것을 특징으로 하는 듀얼 게이트 박막 트랜지스터의 디플리션 모드를 이용한 산화물 반도체 인버터
7 7
청구항 5에 있어서, 상기 산화물 반도체는 비정질 인듐 갈륨 징크옥사이드 반도체인 것을 특징으로 하는 듀얼 게이트 박막 트랜지스터의 디플리션 모드를 이용한 산화물 반도체 인버터
8 8
청구항 1 또는 청구항 2의 듀얼 게이트 박막 트랜지스터를 nMOS 또는 pMOS 인버터에서 하나 이상 사용하는 것을 특징으로 하는 인버터
9 9
청구항 1의 듀얼 게이트 박막 트랜지스터를 nMOS 또는 pMOS 인버터에서 하나 이상 사용하는 것을 특징으로 하는 인버터
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 서울대학교 산학협력단 산업원천기술개발사업 고품위 plastic AMOLED 원천 기술 개발