| 1 |
1
반도체 기판 상에 하부 전극을 형성하는 단계;상기 하부 전극 상에 저항층으로 사용되는 금속 산화막을 형성하는 단계; 상기 금속 산화막을 박막으로 증착하는 단계;상기 박막의 결함(defect)을 이용하여 저항 스위칭을 유발하는 저항 스위칭 단계; 및상기 금속 산화막상에 상부 전극을 형성하는 단계를 포함하되, 상기 저항 스위칭 단계는 포밍 단계보다 낮은 전압에서 set process를 진행하면서, 비선형 계면 저항 특성이 나타나게 스위칭하는 것인 저항 스위칭 메모리 소자 제조 방법
|
| 2 |
2
제 1 항에 있어서, 상기 저항 스위칭 메모리 소자는, bipolar 저항 스위칭 메모리 소자이고, 상기 저항 스위칭 단계는, bipolar의 양 극성 중에서 forming 전압이 큰 전극에 SET 동작을 하도록 하는 것을 특징으로 하는 저항 스위칭 메모리 소자 제조 방법
|
| 3 |
3
삭제
|
| 4 |
4
제 2 항에 있어서, 상기 금속 산화막의 두께의 길이는 1 ~ 2nm 인 것을 특징으로 하는 저항 스위칭 메모리 소자 제조 방법
|
| 5 |
5
제 1 항에 있어서, 상기 하부 전극은, Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Pt, 및 Si 중 어느 하나인 것을 특징으로 하는 저항 스위칭 메모리 소자 제조 방법
|
| 6 |
6
제 1 항에 있어서, 상기 금속 산화막은, TiO2, Ta2O5, ZrO2 또는 HfO2 중 어느 하나인 것을 특징으로 하는 저항 스위칭 메모리 소자 제조 방법
|
| 7 |
7
제 1 항에 있어서, 상기 상부 전극은, Ti, Al, Ta, TaN 또는 TiN 중 어느 하나인 것을 특징으로 하는 저항 스위칭 메모리 소자 제조 방법
|
| 8 |
8
제 1 항에 있어서, 상기 금속 산화막은, 물리적 기상 증착법(Physical Vapordeposition: PVD), 화학적 기상 증착법(Chemical Vapor Deposition: CVD), 스퍼터링(Sputtering), 펄스 레이저 증착법(Pulsed Laser Deposition: PLD), 증발법(Thermal Evaporation), 전자빔 증발법(Electron Beam Evaporation), 원자층 증착법(Atomic Layer Deposition: ALD) 및 분자선 에피택시 증착법(Molecular Beam Epitaxy: MBE) 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 저항 스위칭 메모리 소자 제조 방법
|
| 9 |
9
반도체 기판;상기 반도체 기판 상에 형성된 하부 전극;상기 하부 전극 상에 저항층으로 사용되는 금속 산화막; 및 상기 금속 산화막 상에 형성된 상부 전극을 포함하되,상기 금속 산화막은 박막으로 증착하고, 상기 박막의 결함(defect)을 이용하여 저항 스위칭을 유발하는 것으로상기 저항 스위칭은 포밍 단계보다 낮은 전압에서 set process를 진행하면서, 비선형 계면 저항 특성이 나타나게 스위칭하는 것인 저항 스위칭 메모리 소자
|
| 10 |
10
제 9 항에 있어서, 상기 저항 스위칭 메모리 소자는, bipolar 저항 스위칭 메모리 소자이고, bipolar의 양 극성 중에서 forming 전압이 큰 전극에 SET 동작을 하도록 하여 저항 스위칭을 유발하는 것을 특징으로 하는 저항 스위칭 메모리 소자
|
| 11 |
11
삭제
|
| 12 |
12
제 10 항에 있어서, 상기 금속 산화막의 두께의 길이는 1 ~ 2nm 인 것을 특징으로 하는 저항 스위칭 메모리 소자
|
| 13 |
13
제 9 항에 있어서, 상기 하부 전극은, Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Pt, 및 Si 중 어느 하나인 것을 특징으로 하는 저항 스위칭 메모리 소자
|
| 14 |
14
제 9 항에 있어서, 상기 금속 산화막은, TiO2, Ta2O5, ZrO2 또는 HfO2 중 어느 하나인 것을 특징으로 하는 저항 스위칭 메모리 소자
|
| 15 |
15
제 9 항에 있어서, 상기 상부 전극은, Ti, Al, Ta, TaN 또는 TiN 중 어느 하나인 것을 특징으로 하는 저항 스위칭 메모리 소자
|
