1 |
1
데이터 라인들과;상기 데이터 라인들과 교차하는 기수 및 우수 게이트 라인들과;상기 데이터 라인들과 상기 기수 게이트 라인들의 교차부에 접속되고, 상기 데이터 라인들 사이에 위치하는 제1 및 제2 박막 트랜지스터와;상기 제1 및 제2 박막 트랜지스터 사이에 접속된 제1 액정 커패시터와;상기 데이터 라인들과 상기 우수 게이트 라인들의 교차부에 접속된 제3 및 제4 박막 트랜지스터와;상기 제3 및 제4 박막 트랜지스터 사이에 접속된 제2 액정 커패시터를 구비하는 것을 특징으로 하는 액정표시장치
|
2 |
2
제 1 항에 있어서,상기 데이터 라인들에 독립적으로 비디오 데이터 전압을 공급하는 데이터 구동 회로를 더 포함하는 것을 특징으로 하는 액정표시장치
|
3 |
3
제 2 항에 있어서,상기 비디오 데이터 전압은 상기 데이터 구동 회로로부터 공급되는 비디오 데이터 전압의 최대 전압과 최소 전압의 중앙값에 대하여 서로 대칭되는 제1 비디오 데이터 전압과 제2 비디오 데이터 전압을 포함하는 것을 특징으로 하는 액정표시장치
|
4 |
4
제 3 항에 있어서,상기 제1 박막 트랜지스터는 상기 데이터 라인들 중 기수 데이터 라인들과 상기 기수 게이트 라인들의 교차부에 형성되며,상기 제2 박막 트랜지스터는 상기 데이터 라인들 중 우수 데이터 라인들과 상기 기수 게이트 라인들의 교차부에 형성되는 것을 특징으로 하는 액정표시장치
|
5 |
5
제 4 항에 있어서,상기 제1 박막 트랜지스터는 상기 데이터 라인들 중 마지막 기수 데이터 라인을 제외한 기수 데이터 라인들과 상기 기수 게이트 라인들의 교차부에 형성되는 것을 특징으로 하는 액정표시장치
|
6 |
6
제 3 항에 있어서,상기 제3 박막 트랜지스터는 상기 데이터 라인들 중 우수 데이터 라인들과 상기 우수 게이트 라인들의 교차부에 형성되며,상기 제4 박막 트랜지스터는 상기 데이터 라인들 중 기수 데이터 라인들과 상기 우수 게이트 라인들의 교차부에 형성되는 것을 특징으로 하는 액정표시장치
|
7 |
7
제 6 항에 있어서,상기 제4 박막 트랜지스터는 상기 데이터 라인들 중 첫 번째 기수 데이터 라인을 제외한 기수 데이터 라인들과 상기 우수 게이트 라인들의 교차부에 형성되는 것을 특징으로 하는 액정표시장치
|
8 |
8
제 3 항에 있어서,상기 제1 박막 트랜지스터의 턴-온에 의하여 상기 제1 액정 커패시터에는 제1 비디오 데이터 전압이 공급되며, 상기 제2 박막 트랜지스터의 턴-온에 의하여 상기 제1 액정 커패시터에는 제2 비디오 데이터 전압이 공급되는 것을 특징으로 하는 액정표시장치
|
9 |
9
제 3 항에 있어서,상기 제3 박막 트랜지스터의 턴-온에 의하여 상기 제2 액정 커패시터에는 제2 비디오 데이터 전압이 공급되며, 상기 제4 박막 트랜지스터의 턴-온에 의하여 상기 제2 액정 커패시터에는 제1 비디오 데이터 전압이 공급되는 것을 특징으로 하는 액정표시장치
|
10 |
10
제 8 항에 있어서,상기 제1 비디오 데이터 전압과 상기 제2 비디오 데이터 전압은 상기 기수 게이트 라인들에 스캔 펄스가 인가될 때 동시에 공급되는 것을 특징으로 하는 액정표시장치
|
11 |
11
제 9 항에 있어서,상기 제1 비디오 데이터 전압과 상기 제2 비디오 데이터 전압은 상기 우수 게이트 라인들에 스캔 펄스가 인가될 때 동시에 공급되는 것을 특징으로 하는 액정표시장치
|
12 |
12
제 2 항에 있어서,상기 비디오 데이터 전압을 생성하기 위한 데이터를 상기 데이터 구동 회로로 공급하는 타이밍 콘트롤러를 더 구비하며,상기 타이밍 콘트롤러는 상기 기수 게이트 라인들에 스캔 펄스가 인가될 때 상기 데이터 라인들에 공급될 비디오 데이터와 상기 우수 게이트 라인들에 스캔 펄스가 인가될 때 상기 데이터 라인들에 공급될 비디오 데이터를 정렬하는 라인 데이터 메모리를 포함하는 것을 특징으로 하는 액정표시장치
|
13 |
13
기수 게이트 라인에 스캔 펄스를 공급하는 단계와;데이터 라인들에 비디오 데이터 전압을 공급하는 단계와;상기 스캔 펄스에 의하여 제1 및 제2 박막 트랜지스터를 턴-온시키는 단계와;제1 및 제2 박막 트랜지스터의 턴-온에 의하여 상기 비디오 데이터 전압을 상기 제1 및 제2 박막 트랜지스터 사이에 접속된 제1 액정 커패시터에 공급하는 단계와;우수 게이트 라인에 스캔 펄스를 공급하는 단계와;데이터 라인들에 비디오 데이터 전압을 공급하는 단계와;상기 스캔 펄스에 의하여 제3 및 제4 박막 트랜지스터를 턴-온시키는 단계와;제3 및 제4 박막 트랜지스터의 턴-온에 의하여 상기 비디오 데이터 전압을 상기 제3 및 제4 박막 트랜지스터 사이에 접속된 제2 액정 커패시터에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동 방법
|
14 |
14
제 13 항에 있어서,상기 비디오 데이터 전압은 상기 데이터 라인들에 공급되는 비디오 데이터 전압의 최대 전압과 최소 전압의 중앙값에 대하여 서로 대칭되는 제1 비디오 데이터 전압과 제2 비디오 데이터 전압을 포함하는 것을 특징으로 하는 액정표시장치의 구동 방법
|
15 |
15
제 14 항에 있어서,상기 제1 박막 트랜지스터의 턴-온에 의하여 상기 제1 액정 커패시터에는 제1 비디오 데이터 전압이 공급되며, 상기 제2 박막 트랜지스터의 턴-온에 의하여 상기 제1 액정 커패시터에는 제2 비디오 데이터 전압이 공급되는 것을 특징으로 하는 액정표시장치의 구동 방법
|
16 |
16
제 13 항에 있어서,상기 제3 박막 트랜지스터의 턴-온에 의하여 상기 제2 액정 커패시터에는 제2 비디오 데이터 전압이 공급되며, 상기 제4 박막 트랜지스터의 턴-온에 의하여 상기 제2 액정 커패시터에는 제1 비디오 데이터 전압이 공급되는 것을 특징으로 하는 액정표시장치의 구동 방법
|
17 |
17
제 14 항에 있어서,상기 제1 비디오 데이터 전압과 상기 제2 비디오 데이터 전압은 상기 기수 게이트 라인들에 스캔 펄스가 인가될 때 동시에 공급하는 것을 특징으로 하는 액정표시장치의 구동 방법
|
18 |
18
제 14 항에 있어서,상기 제1 비디오 데이터 전압과 상기 제2 비디오 데이터 전압은 상기 우수 게이트 라인들에 스캔 펄스가 인가될 때 동시에 공급되는 것을 특징으로 하는 액정표시장치의 구동 방법
|
19 |
19
제 13 항에 있어서,상기 기수 게이트 라인에 스캔 펄스가 공급될 때 상기 데이터 라인들에 공급되는 비디오 데이터 전압과 상기 우수 게이트 라인에 스캔 펄스가 공급될 때 상기 데이터 라인들에 공급되는 비디오 데이터 전압을 정렬하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동 방법
|