요약 | 본 발명은 중앙 처리 장치와 캐쉬 메모리 구조를 갖는 컴퓨터 시스템에 관한 것이다.일반적으로 가상 캐쉬 메모리 장치는 시노님 문제를 해결해야 하는 단점이 있다. 따라서 하나 이상의 CPU와 캐쉬 메모리 장치를 사용하는 중앙 처리 시스템에서 어드레스 역변환 캐쉬 메모리 장치 및 시스템 버스 감시 수단을 이용하여 메모리 억세스를 용이하게 하는 방법이 요구된다.컴퓨터 시스템은 모든 데이터를 총괄 처리하는 CPU(10),주어진 어드레스에 따라 CPU에 데이터를 공급하는 캐쉬 메모리 장치(20),데이터 이동의 통로로 사용되는 시스템 버스(40),데이터를 저장하는 메인 메모리 장치(20)로 구성되며 CPU로 부터 가상 어드레스를 입력받아 물리 어드레스로 변환하여 시스템 버스(40)로 출력하는 테이블 룩어사이드 버퍼(50)와 시스템 버스(40)로 부터 물리 어드레스를 입력받아 가상 어드레스로 변환하여 캐쉬 메모리 장치로 출력하는 어드레스 역변환 캐쉬 메모리 장치(60)로 이루어지며 어드레스 역변환 캐쉬 메모리 장치는 각 엔트리가 캐쉬 메모리 장치의 각 엔트리에 맵핑되도록 형성한다. 따라서 TLB와 AITC를 동시에 실현하여 물리 어드레스와 가상 어드레스간의 변환이 용이하고 시스템 버스 감시 수단을 추가하여 데이터의 일관성 문제가 해결된다. |
---|---|
Int. CL | G06F 12/08 (2006.01) G06F 13/00 (2006.01) |
CPC | G06F 12/1027(2013.01) G06F 12/1027(2013.01) G06F 12/1027(2013.01) |
출원번호/일자 | 1019880015984 (1988.12.01) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0044786-0000 (1991.10.02) |
공개번호/일자 | 10-1990-0010567 (1990.07.07) 문서열기 |
공고번호/일자 | 1019910004263 (19910625) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1988.12.01) |
심사청구항수 | 3 |