| 1 |
1
주 제어기능을 하며 기억장치(7)와 외부 보드와의 정합을 위한 이중포트 램(8 : DPRAM)을 구비한 중앙처리장치 보드(2 : MPMA), 프로세서 통신(IPC) 메세지 제어를 하는 IPC제어 보드(3 : PCCA), 패킷 메세지 제어를 위한 패킷버스 정합 보드(4 : PBIA)로 구성되어 있으며, 상기 IPC제어 보드(3 ; PCCA)는 프로세서 통신망(5 ; CIN)에, 패킷버스 정합 보드(4 ; PBIA)는 P-버스(6)에 접속되며, 상기 중앙처리장치 보드(2) 내의 기억장치(7)에 패킷처리기 블럭(13)과 패킷 시스팀 내부 프로토콜 관리블럭(12 ; 이하, PIPH라 함)을 탑재한 패킷계층 제어 프로세서(1 ; PLCP)에 적용되어 패킷 교환 기능을 위한 PIPH(12)와 운영체계의 정합을 수행하는 방법에 있어서 ; 프리미티브 0번을 통해서 PIPH(12)의 초기화 수행하는 제1단계 (31 내지 33), 상기 제1단계(31 내지 33) 수행후, 사용자 모드 트랩을 사용하여 응용 소프트웨어와 PIPH(12)간의 정합을 수행하는 제2단계(41 내지 47)와, 상기 제2단계(41 내지 47) 수행후, 시스팀 모드 트랩을 사용하여 PIPH(12)와 운영체계의 정합을 수행하는 제3단계(51 내지 54)와, 상기 제3단계(51 내지 54) 수행후, 메세지 수신의 경우 운영체계와 PIPH(12)간에 공통 수신 버퍼를 두어 운용하므로 정합을 수행하는 제4단계(54 내지 56)와, 상기 제3단계(51 내지 54) 수행후, 메세지 송신의 경우 송신 프리미티브를 제공하여 패킷버스 정합 보드(4 ; PBIA)로 메세지가 송신되게 하여 정합을 수행하는 제5단계(62,63)를 포함하는 것을 특징으로 하는 PIPH(12)와 운영체계와의 정합방법
|
| 2 |
2
제1항에 있어서, 상기 제1단계(31 내지 33)는, PIPH(12)가 시스팀 메모리에 적재될 수 있도록 물리적 번지를 지정하는 단계(31)와, 상기 단계(31) 수행후, 사용자로부터 디렉티브 0번을 받아들여 PIPH(12)의 프리미티브 0번을 호출하는 단계(32,33)를 포함하는 것을 특징으로 하는 PIPH(12)와 운영체계와의 정합방법
|
| 3 |
3
제1항에 있어서, 상기 제2단계(41 내지 47)는, 사용자로부터 PIPH(12) 프리미티브 수행 요구가 들어오면, 사용자 모드 트랩을 사용하여 시스탬 모드로 천이하는 단계(41 내지 43)와, 상기 단계(41 내지 43)수행후
|
| 4 |
4
제1항에 있어서, 상기 제3단계(51 내지 54)는, PIPH(12)에서 운영체계의 프리미티브 사용 요구가 있으면, 시스팀 모드 트랩을 사용하는 단계(51,52)와, 상기 단계(51,52) 수행후, 요구 디렉티브 번호의 프리미트브를 호출하고 수행결과를 되돌리는 단계(53,54)를 포함하는 것을 특징으로 하는 PIPH(12)의 운영체계와의 정합방법
|
