외부로 부터 입력되는 다수의 입력 동기원을 입력받아 외부의 중앙 제어 수단으로 부터 입력되는 선택 신호에 따라 기준 타이밍을 선택하는 기준 타이밍 선택 수단(11); 상기 중앙 제어 수단과 접속되고, 상기 기준 타이밍 선택 수단(11)으로 부터 기준 타이밍을 입력받아 동기된 클럭을 발생시켜 출력하는 디지틀 처리 위상 동기 루핑 수단(12); 상기 디지틀 처리 위상 동기 루핑 수단(12)으로 부터 계수 클럭을 입력받아 분주하여 타이밍을 발생시키는 타이밍 생성 수단(13); 상기 기준 타이밍 선택 수단(11)으로 부터 수신 타이밍을 입력받고 타이밍 생성 수단(13)으로 부터 타이밍을 입력받아 상기 중앙 제어 수단의 선택 신호에 따라 외부 클럭을 선택하여 외부로 출력하는 외부 클럭 생성 수단(14); 상기 디지틀 처리 위상 동기 루핑 수단(12)으로 부터 동기 클럭을 입력받고 상기 타이밍 생성 수단(13)으로 부터 타이밍을 입력받아 다수의 시스템 클럭, 시스템 타이밍, 및 시스템 분배 타이밍을 발생하여 외부로 출력하는 클럭 드라이빙 수단(15)을 구비하는 것을 특징으로 하는 시스템 클럭 발생기

제1항에 있어서, 상기 기준 타이밍 선택 수단(11)은, 외부로 부터 다수의 수신 타이밍을 각각 입력받아 상기 중앙 제어 수단의 선택 신호에 따라 다수의 수신 타이밍을 선택하여 상기 외부 클럭 생성 수단(14)으로 출력하는 다수의 제1 다중화 수단(21); 및 상기 다수의 제1 다중화 수단(21)으로 부터 상기 다수의 수신 타이밍을 입력받고, 외부로 부터 외부 타이밍과 내부 타이밍을 입력받아 상기 중앙 제어 수단의 선택 신호에 따라 선택하여 기준 타이밍을 상기 디지틀 처리 위상 동기 루핑 수단(12)으로 출력하는 제2 다중화 수단(22)을 구비하는 것을 특징으로 하는 시스템 클럭 발생기

제1항에 있어서, 상기 디지틀 처리 위상 동기 루핑 수단(12)은, 상기 기준 타이밍 선택 수단(11)으로 부터 입력되는 기준 타이밍을 계수 클럭으로 계수하여 위상차 데이터를 산출하는 디지틀 위상 비교 수단(31); 상기 중앙 제어 수단과 인터페이스되며, 상기 디지틀 위상 비교 수단(31)으로 부터 입력되는 위상차 데이터를 누적 평균하여 디지틀/아날로그 변환기 제어값을 산출하는 마이크로 프로세서(32); 상기 마이크로 프로세서(32)로 부터 입력되는 제어값을 아날로그 전압값으로 변환하여 출력하는 디지틀/아날로그 변환 수단(33); 상기 디지틀/아날로그 변환 수단(33)으로 부터 입력되는 아날로그 전압값을 주파수로 변환하여 클럭을 발생하는 전압 제어 발진 수단(34); 상기 전압 제어 발진 수단(34)으로 부터 입력되는 클럭을 분주하여 동기 클럭을 발생하여 상기 클럭 드라이빙 수단(15)으로 출력하는 제1 분주 수단(35); 및 상기 전압 제어 발진 수단(34)으로 부터 입력되는 클럭을 분주하여 계수 클럭을 발생하여 상기 디지틀 위상 비교 수단(31)과 타이밍 생성 수단(13)으로 출력하는 제2 분주 수단(36)을 구비하는 것을 특징으로 하는 시스템 클럭 발생기

제3항에 있어서, 상기 디지틀 위상 비교 수단(31)은, 상기 제2 분주 수단(36)으로 부터 입력되는 계수 클럭을 이용하여 상기 기준 타이밍 선택 수단(11)으로 부터 입력되는 기준 타이밍의 상향 엣지(Rising edge)를 검출한 다음 검출한 위치에 계수 클럭의 한주기 폭의 신호(액티브 1)를 발생시키는 상향 엣지 검출 수단(41); 상기 상향 엣지검출 수단(41)으로 부터 출력되는 상향 엣지 신호를 입00력받아 상기 분주 수단(36)으로 부터 입력되는 계수 클럭에 의해서 다음 상향 엣지까지 상향 계수하여 위상차 데이터를 발생하여 출력하는 계수 수단(42); 상기 계수 수단(42)의 클럭에 의해 상향 엣지검출 수단(41)으로 부터 입력되는 상향 엣지 신호를 계수하여 상기 계수 수단(41)의 클럭의 한주기 펄스폭을 가진 위상차 데이터를 출력하는 계수 검출 수단(46); 상기 계수 수단(42)과 계수 검출 수단(46)에서 생성된 위상차 데이터를 상기 상향 엣지검출 수단(41)로 부터 출력되는 상향 엣지 신호에 의해서 래치하는 제1 래치 수단(43,44); 상기 상향 엣지검출 수단(41)으로 부터 입력되는 상향 엣지 신호를 분주하여 위상 데이터 래치 신호를 출력하는 제3 분주 수단(47); 및 상기 제1 래치 수단(43,44)으로 부터 입력되는 각각의 위상차 데이터를 상기 제 3 분주 수단(47)으로 부터 입력되는 위상 데이터 래치 신호에 의해서 동시에 래치하여 상기 마이크로 프로세서(32)로 출력하는 제2 래치 수단(45)을 구비하는 것을 특징으로 하는 시스템 클럭 발생기

제4항에 있어서, 상기 제1 래치 수단(43,44)은, 2단의 5비트 래치(43,44)로 구성하는 것을 특징으로 하는 시스템 클럭 발생기

제4항에 있어서, 상기 제2 래치 수단(45)은, 상기 마이크로 프로세서(32)가 데이터를 읽어가는 속도가 위상차 데이터 발생 속도보다 낮도록 구성하는 것을 특징으로 하는 시스템 클럭 발생기

제1항에 있어서, 상기 외부 클럭 생성 수단(14)은, 상기 기준 타이밍 생성 수단(11)로 부터 입력되는 다수의 수신 타이밍과 상기 타이밍 생성 수단(13)으로 부터 입력되는 타이밍을 입력받아 상기 중앙 제어 수단의 선택 신호에 따라 선택하는 다중화 수단(61); 상기 다중화 수단(61)에서 선택된 신호를 기준 입력으로 하여 동기된 클럭을 생성하는 위상 동기 루핑 수단(62); 및 상기 위상 동기 루핑 수단(62)의 출력을 이용하여 외부 클럭을 생성하여 외부로 출력하는 프레이머/선로 접속 수단(63)을 구비하는 것을 특징으로 하는 시스템 클럭 발생기

제1항에 있어서, 상기 타이밍 생성 수단(13)은, 상기 디지틀 처리 위상 동기 루핑 수단(12)으로 부터 입력되는 계수 클럭을 분주하여 타이밍을 상기 외부 클럭 생성 수단(14)에 공급하는 분주 수단(71); 및 상기 분주 수단(71)에서 출력되는 타이밍과 계수기 출력 신호를 이용하여 두개의 타이밍을 생성하여 상기 클럭 드라이빙 수단(15)에 공급하는 듀티 조정 수단(72)를 구비하는 것을 특징으로 하는 시스템 클럭 발생기