| 1 |
1
레지스터 배열 및 연산장치로 구성된 시스템에 적용되는 데이터 할당 방법에 있어서, 입력 레지스터의 갯수를 선택하여, 입력 레지스터의 갯수에 따라 레지스터를 집단화하는 제 1 단계; 입력 데이터의 유무를 판별하여, 입력 데이터가 존재할 경우 비어 있는 레지스터에 데이터를 할당하고, 입력 데이터가 존재하지 않을 경우 이전 데이터의 자리 변동을 수행하지 않는 제 2 단계; 집단 내에서 데이터의 이동이 있는지를 판별하여, 데이터의 이동이 있을 경우 관련 데이터의 이동을 수행하고, 데이터의 이동이 없을 경우 이전 데이터의 자리 변동을 수행하지 않는 제 3 단계; 및 데이터 할당의 완료 여부를 판별하여 완료되지 않았다면 상기 제 2 단계부터 반복 수행하고, 완료시에는 수행을 종료하는 제 4 단계 를 포함하여 이루어진 데이터 할당 방법
|
| 2 |
2
레지스터 배열 및 연산장치로 구성된 시스템에 적용되는 데이터 할당 방법에 있어서, 입력 레지스터가 1개인 경우 제 1 레지스터로 데이터가 입력되고, 첫 번째 사이클에서 제 1 데이터가 입력으로 대기되는 단계; 두 번째 사이클에서 상기 제 1 데이터가 상기 제 1 레지스터에 입력되는 단계; 세 번째 사이클에서 제 2 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 1 데이터는 시프트되는 단계; 네 번째 사이클에서 제 3 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 1 및 제 2 데이터는 시프트되는 단계; 다섯 번째 사이클에서 제 4 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 1, 제 2 및 제 3 데이터는 시프트되며, 제 1 데이터가 출력되는 단계; 여섯 번째 사이클에서 제 5 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 2, 제 3 및 제 4 데이터들은 시프트되며, 상기 제 4 데이터가 출력되는 단계; 일곱 번째 사이클에서 제 6 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 5 데이터가 시프트되며, 상기 제 2 및 제 3 데이터는 자리변동이 없고, 제 7 데이터가 레지스터의 저장없이 출력되는 단계; 여덟 번째 사이클에서 상기 제 2, 제 3, 제 5 및 제 6 데이터들은 자리변동이 없고, 상기 제 2 데이터가 출력되는 단계; 아홉 번째 사이클에서 제 8 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 3, 제 5 및 제 6 데이터들은 시프트되며, 상기 제 5 데이터가 출력되는 단계; 열 번째 사이클에서 제 9 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 8 및 제 6 데이터가 시프트되며, 상기 제 3 데이터는 자리변동이 없고, 상기 제 8 데이터가 출력되는 단계; 열한 번째 사이클에서 상기 제 9 데이터가 시프트되고, 상기 제 3 및 제 6 데이터는 자리변동이 없으며, 상기 제 3 데이터가 출력되는 단계; 열두 번째 사이클에서 상기 제 9 데이터가 시프트되고, 제 6 데이터가 자리변동이 없고, 제 6 데이터가 출력되는 단계; 및 열세 번째 사이클에서 상기 제 9 데이터가 자리변동이 없고, 상기 제 9 데이터가 출력되는 단계 를 포함하여 이루어진 데이터 할당 방법
|
| 3 |
3
레지스터 배열 및 연산장치로 구성된 시스템에 적용되는 데이터 할당 방법에 있어서, 입력 레지스터가 2개인 경우 제 1 및 제 2 레지스터로 데이터가 입력 가능하고, 첫 번째 사이클에서 제 1 데이터가 입력으로 대기되는 단계; 두 번째 사이클에서 상기 제 1 데이터가 상기 제 1 레지스터에 입력되는 단계; 세 번째 사이클에서 제 2 데이터가 상기 제 2 레지스터에 입력되고, 상기 제 1 데이터는 자리변동이 없는 단계; 네 번째 사이클에서 제 3 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 1 데이터는 제 3 레지스터로 시프트되며, 상기 제 2 데이터는 자리변동이 없는 단계; 다섯 번째 사이클에서 제 4 데이터가 상기 제 2 레지스터에 입력되고, 상기 제 2 데이터는 제 4 레지스터로 시프트되며, 상기 제 1 및 제 3 데이터는 자리변동이 없고, 상기 제 1 데이터가 출력되는 단계; 여섯 번째 사이클에서 제 5 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 3 데이터는 시프트되며, 상기 제 2 및 제 4 데이터는 자리변동이 없고, 상기 제 4 데이터가 출력되는 단계; 일곱 번째 사이클에서 제 6 데이터가 상기 제 2 레지스터에 입력되고, 상기 제 2, 제 3 및 제 5 데이터는 자리변동이 없으며, 제 7 데이터가 레지스터의 저장없이 출력되는 단계; 여덟 번째 사이클에서 상기 제 2, 제 3, 제 5 및 제 6 데이터들은 자리변동이 없고, 상기 제 2 데이터가 출력되는 단계; 아홉 번째 사이클에서 제 8 데이터가 상기 제 2 레지스터에 입력되고, 상기 제 6 데이터는 시프트되며, 상기 제 3 및 제 5 데이터는 자리변동이 없고, 상기 제 5 데이터가 출력되는 단계; 열 번째 사이클에서 제 9 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 8, 제 6 및 제 3 데이터는 자리변동이 없으며, 상기 제 8 데이터가 출력되는 단계; 열한 번째 사이클에서 상기 제 3, 제 6 및 제 9 데이터는 자리변동이 없고, 상기 제 3 데이터가 출력되는 단계; 열두 번째 사이클에서 상기 제 9 데이터는 시프트되고, 제 6 데이터는 자리변동이 없고, 상기 제 6 데이터가 출력되는 단계; 및 열세 번째 사이클에서 상기 제 9 데이터는 자리변동없이 출력되는 단계 를 포함하여 이루어진 데이터 할당 방법
|
| 4 |
4
레지스터 배열 및 연산장치로 구성된 시스템에 적용되는 데이터 할당 방법에 있어서, 입력 레지스터가 3개인 경우 제 1 , 제 2 및 제 3 레지스터로 데이터가 입력 가능하고, 첫 번째 사이클에서 제 1 데이터가 입력으로 대기되는 단계; 두 번째 사이클에서 상기 제 1 데이터가 상기 제 1 레지스터에 입력되는 단계; 세 번째 사이클에서 제 2 데이터가 상기 제 2 레지스터에 입력되고, 상기 제 1 데이터는 자리변동이 없는 단계; 네 번째 사이클에서 제 3 데이터가 상기 제 3 레지스터에 입력되고, 상기 제 1 및 제 2 데이터는 자리변동이 없는 단계; 다섯 번째 사이클에서 제 4 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 1 데이터는 제 4 레지스터로 시프트되며, 상기 제 2 및 제 3 데이터는 자리변동이 없고, 상기 제 1 데이터가 출력되는 단계; 여섯 번째 사이클에서 제 5 데이터가 상기 제 2 레지스터에 입력되고, 상기 제 2 데이터는 시프트되며, 상기 제 3 및 제 4 데이터는 자리변동이 없고, 상기 제 4 데이터가 출력되는 단계; 일곱 번째 사이클에서 제 6 데이터가 상기 제 3 레지스터에 입력되고, 상기 제 2, 제 3 및 제 5 데이터는 자리변동이 없으며, 제 7 데이터가 레지스터의 저장없이 출력되는 단계; 여덟 번째 사이클에서 상기 제 2, 제 3, 제 5 및 제 6 데이터들은 자리변동이 없고, 상기 제 2 데이터가 출력되는 단계; 아홉 번째 사이클에서 제 8 데이터가 상기 제 2 레지스터에 입력되고, 상기 제 5 데이터는 시프트되며, 상기 제 3 및 제 6 데이터는 자리변동이 없고, 상기 제 5 데이터가 출력되는 단계; 열 번째 사이클에서 제 9 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 6 데이터는 시프트되며, 상기 제 8 및 제 3 데이터는 자리변동이 없고, 상기 제 8 데이터가 출력되는 단계; 열한 번째 사이클에서 상기 제 3, 제 6 및 제 9 데이터는 자리변동이 없고, 상기 제 3 데이터가 출력되는 단계; 열두 번째 사이클에서 상기 제 9 및 제 6 데이터는 자리변동이 없고, 상기 제 6 데이터가 출력되는 단계; 및 열세 번째 사이클에서 상기 제 9 데이터는 시프트되면서 출력되는 단계 를 포함하여 이루어진 데이터 할당 방법
|
| 5 |
5
레지스터 배열 및 연산장치로 구성된 시스템에 적용되는 데이터 할당 방법에 있어서, 입력 레지스터가 4개인 경우 제 1, 제 2, 제 3 및 제 4 레지스터로 데이터가 입력 가능하고, 첫 번째 사이클에서 제 1 데이터가 입력으로 대기되는 단계; 두 번째 사이클에서 상기 제 1 데이터가 상기 제 1 레지스터에 입력되는 단계; 세 번째 사이클에서 제 2 데이터가 상기 제 2 레지스터에 입력되고, 상기 제 1 데이터는 자리변동이 없는 단계; 네 번째 사이클에서 제 3 데이터가 상기 제 3 레지스터에 입력되고, 상기 제 1 및 제 2 데이터는 자리변동이 없는 단계; 다섯 번째 사이클에서 제 4 데이터가 상기 제 4 레지스터에 입력되고, 상기 제 1, 제 2 및 제 3 데이터는 자리변동이 없으며, 상기 제 1 데이터가 출력되는 단계; 여섯 번째 사이클에서 제 5 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 2, 제 3 및 제 4 데이터는 자리변동이 없으며, 상기 제 4 데이터가 출력되는 단계; 일곱 번째 사이클에서 제 6 데이터가 상기 제 4 레지스터에 입력되고, 상기 제 2, 제 3 및 제 5 데이터는 자리변동이 없으며, 제 7 데이터가 레지스터의 저장없이 출력되는 단계; 여덟 번째 사이클에서 상기 제 2, 제 3, 제 5 및 제 6 데이터들은 자리변동이 없고, 상기 제 2 데이터가 출력되는 단계; 아홉 번째 사이클에서 제 8 데이터가 상기 제 2 레지스터에 입력되고, 상기 제 5, 제 3 및 제 6 데이터는 자리변동이 없으며, 상기 제 5 데이터가 출력되는 단계; 열 번째 사이클에서 제 9 데이터가 상기 제 1 레지스터에 입력되고, 상기 제 6, 제 8 및 제 3 데이터는 자리변동이 없으며, 상기 제 8 데이터가 출력되는 단계; 열한 번째 사이클에서 상기 제 3, 제 6 및 제 9 데이터는 자리변동이 없고, 상기 제 3 데이터가 출력되는 단계; 열두 번째 사이클에서 상기 제 9 및 제 6 데이터는 자리변동이 없고, 상기 제 6 데이터가 출력되는 단계; 및 열세 번째 사이클에서 상기 제 9 데이터는 자리변동이 없고, 상기 제 9 데이터가 출력되는 단계 를 포함하여 이루어진 데이터 할당 방법
|
