요약 | 본 발명은 정보보호 기술 분야에 관한 것으로, 이진 멱승을 이용하여 잉여 부호 정수에 대한 모듈러 연산을 비교적 간단하게 수행함으로써 간단한 하드웨어에 의하여 몫과 나머지 값을 쉽게 구하고, 아울러 처리 속도를 향상시키고, 소모 전력을 줄임으로써, 가격 경쟁력을 높이는 모듈러 연산 장치를 제공하고자 한다. 이를 위하여 본 발명에서 제공되는 모듈러 연산 장치는 2k(k는 자연수) 비트의 잉여 부호 정수를 입력받아 k 비트의 최대유효 비트값과 k 비트의 최하위 비트값으로 분리하여 출력하는 입력 수단; 상기 k 비트의 최하위 비트값의 부호를 검사하는 최하위 비트 부호 검사 수단; 상기 k 비트의 최대유효 비트값을 '1'씩 감소시키는 감산 수단; 상기 k 비트의 최하위 비트값에 2k값을 더하는 가산 수단; 상기 최하위 비트 부호 검사 수단의 출력에 따라 상기 감산 수단의 출력값 또는 상기 k 비트의 최대유효 비트값을 선택하여 출력하는 몫결정 수단; 및 상기 최하위 비트 부호 검사 수단의 출력에 따라 상기 가산 수단의 출력 또는 상기 k 비트의 최하위 비트값을 선택하여 출력하는 나머지결정 수단을 포함하여 이루어진다. |
---|---|
Int. CL | G06F 7/52 (2006.01) |
CPC | G06F 7/723(2013.01) G06F 7/723(2013.01) G06F 7/723(2013.01) G06F 7/723(2013.01) |
출원번호/일자 | 1019970064081 (1997.11.28) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | |
공개번호/일자 | 10-1999-0043095 (1999.06.15) 문서열기 |
공고번호/일자 | |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 포기 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1997.11.28) |
심사청구항수 | 5 |