N 비트/N 비트 연산을 수행하는 제산기에 있어서, 2≤n≤N인 경우 피젯수로부터 N-n 상향 이동한 젯수를 감산하는 제 1 2N-n 비트 감산기와,

피젯수로부터 N-(n-1) 상향 이동한 젯수를 감산하는 2N-(n-1) 비트 감산기와,

피젯수로부터 젯수의 3배의 크기를 갖는 값을 N-n 상향 이동한 젯수를 감산하는 제 2 2N-n 비트 감산기와,

상기 제 1 및 제 2 2N-n 비트 감산기와 2N-(n-1) 비트 감산기 결과의 부호 비트로부터 2비트의 선택 제어 신호를 생성하는 제어기와,

상기 제어기의 선택 제어 신호를 저장하는 몫 레지스터와,

상기 제어기의 선택 제어 신호에 따라 상기 피젯수, 제 1 및 제 2 2N-n 비트 감산기와 2N-(n-1) 비트 감산기의 출력 중 어느 하나를 선택하여 다음 단의 피젯수로 사용하도록 하거나 n=N인 경우 나머지로 사용하도록 하는 다중화기와,

상기 n=N인 경우 다중화기 출력으로부터 나머지를 저장하는 나머지 레지스터를 포함하여 구성되는 것을 특징으로 하는 1-클럭 제산기의 구조

2≤n≤N인 경우, n 단에서의 N 비트/N 비트 나눗셈 연산을 수행함에 있어서, 제 1 2N-n 비트 감산기를 이용하여 피젯수로부터 N-n 상향 이동한 젯수를 감산하고, 2N-(n-1) 비트 감산기를 이용하여 피젯수로부터 N-(n-1) 상향 이동한 젯수를 감산하며, 제 2 2N-n 비트 감산기를 이용하여 피젯수로부터 젯수의 3배의 크기를 갖는 값을 N-n 상향 이동한 젯수를 감산하는 단계와,

상기 제 1 및 제 2 2N-n 비트 감산기, 2N-(n-1) 비트 감산기 출력의 부호 신호를 이용하여 2비트의 선택 제어 신호를 생성하는 단계와,

상기 2비트의 선택 제어 신호를 몫 레지스터의 상위 2비트에 저장하고 상기 2비트의 선택 제어 신호에 따라 상기 피젯수, 제 1 및 제 2 2N-n 비트 감산기, 2N-(n-1) 비트 감산기의 출력 중 어느 하나를 다중화기를 이용하여 선택하여 다음 단의 피젯수로 사용하도록 하는 단계와,

n=N인 경우 상기 다중화기의 출력을 나머지 레지스터에 저장하는 단계를 포함하여 구성되는 것을 특징으로 하는 1-클럭 제산기의 제산 방법

제 2 항에 있어서, 상기 선택 제어 신호는

상기 제 1 2N-n 비트 감산기 출력의 부호 비트가 1인 경우에는 (0, 0), 상기 제 1 2N-n 비트 감산기 출력의 부호 비트가 0이고 2N-(n-1) 비트 감산기 출력의 부호 비트가 1인 경우 (0, 1), 상기 2N-(n-1) 비트 감산기 출력의 부호 비트가 1이고 제 2 2N-n 비트 감산기 출력의 부호 비트가 0인 경우 (1, 0), 상기 제 2 2N-n 비트 감산기 출력의 부호 비트가 0인 경우 (1, 1)이 되는 것을 특징으로 하는 1-클럭 제산기의 제산 방법

제 2 항에 있어서, 상기 다중화기의 출력은

입력 선택 신호가 (0, 0)인 경우 첫 단에서는 피젯수 레지스터의 값을, 두 번째 단부터는 피젯수로 사용되는 전 단의 다중화기의 출력 값을, 입력 선택 신호가 (0, 1)인 경우에는 각 단의 제 1 2N-n 비트 감산기의 출력 값을, 입력 선택 신호가 (1, 0)인 경우에는 각 단의 2N-(n-1) 비트 감산기의 출력 값을, 입력 선택 신호가 (1, 1)인 경우에는 각 단의 제 2 2N-n 비트 감산기의 출력 값을 선택하는 것을 특징으로 하는 1-클럭 제산기의 제산 방법