프로세서로부터 스타트 명령을 받아 스타트 신호를 발생시키며 프로세서로부터 할당받은 어드레스와 데이터로부터 적분 길이, 탐색 구간 등의 신호를 생성하는 프로세서 인터페이스 블럭과,

의사잡음 쇼트 코드를 발생하여 지연시킨 후 의상 잡음 클럭신호에 따라 온-타임 의사잡음 코드 및 이보다 1/2칩 뒤진 래이트-타임 의사잡음 코드를 발생함으로써 상관기 블럭에서 1/2칩 단위의 상관 값을 계산하도록 하는 의사잡음 코드 발생 블럭과,

상기 의사잡음 코드 발생 블럭의 의사잡음 코드 및 데이터를 이용하여 각 상관 구간의 상관 값을 계산하는 온-타임 상관기 블럭 및 래이트-타임 상관기 블럭과,

상기 온-타임 상관기 블럭, 래이트-타임 상관기 블럭에서 수신된 데이터와 자체 발생된 의사잡음 코드를 곱하기 위한 클럭, QPSK 복조를 고려한 크로스-암 덧셈을 위한 클럭 및 상관 값을 추적하기 위한 클럭 등을 제어하고 의사잡음 코드 발생 블럭에서 첫 상관 구간에 대한 계산이 끝난 후 한 칩씩 코드를 지연시켜 상관 값 구간을 이동하기 위한 의사잡음 코드 발생의 클럭을 제어하는 신호를 발생하는 제어 블럭과,

상기 각 상관 구간에 대한 상관 값의 동상 신호 채널 및 직교 신호 채널의 합산된 상관 값을 입력받아 합산된 에너지값 중에서 가장 큰 에너지 값과 그때의 인덱스를 계산하는 비교기 블럭을 포함하여 구성되는 것을 특징으로 하는 코드 동기 획득을 위한 병렬 탐색 방식 하드웨어의 구조

코드 동기 획득을 위한 병렬 탐색 방식 하드웨어의 구조에 있어서, 상기 병렬 탐색 하드웨어가 초기 동기 획득 모드로 동작할 경우에는 각 상관 구간에 대한 상관 값의 계산이 끝나면 각 안테나의 상관 계산 결과 값을 각각 더하는 덧셈기와,

상기 덧셈기의 결과를 입력으로 하여 탐색 구간 내의 가장 큰 상관 값과 인덱스를 탐색하고 최대 값과 그때의 인덱스의 탐색이 완료되면 프로세서로 인터럽트 신호를 발생하여 값을 읽어 가도록 하는 비교기 블럭을 포함하여 구성되는 것을 특징으로 하는 코드 동기 획득을 위한 병렬 탐색 방식 하드웨어의 구조

코드 동기 획득을 위한 병렬 탐색 방식 하드웨어의 구조에 있어서, 상기 병렬 탐색 하드웨어가 탐색 모드로 동작할 경우에는 각 탐색 구간마다 계산된 상관 값을 인터럽트 신호 발생 후 각 온-타임 상관기 및 래이트-타임 상관기의 에너지 값과 인덱스를 프로세서가 읽어가도록 하는 비교기 블럭을 포함하여 구성되는 것을 특징으로 하는 코드 동기 획득을 위한 병렬 탐색 방식 하드웨어의 구조

코드 동기 획득을 위한 병렬 탐색 방식 하드웨어의 구조에 있어서, 상기 병렬 탐색 하드웨어가 검증 모드로 동작할 경우에는, 상기 병렬 탐색 방식 하드웨어가 탐색 모드로 동작하여 얻은 16개의 값을 16개의 상관기에 할당하여 옵셋 정보를 최종적으로 검증하고 이를 통해 계산된 상관 값을 인터럽트 신호를 발생하여 프로세서가 읽어 가도록 하는 비교기 블럭을 포함하여 구성되는 것을 특징으로 하는 코드 동기 획득을 위한 병렬 탐색 방식 하드웨어의 구조