1
소프트웨어를 변경시킴으로써 다양한 용도의 모뎀보드 구현하는 소프트웨어 모뎀 플렛폼 보드에 있어서, 수신시 전송선로를 통해 입력되는 아날로그 신호를 필터링한 후 디지털 신호로 변환하여 출력하고, 송신시 하기의 FPGA1에서 입력되는 데이터를 디지털/아날로그 변환시킨 후 아날로그 필터를 통해 전송선로로 전달하는 아날로그 프론트 엔드(AFE); 수신시 상기 아날로그 프론트 엔드(AFE)에서 입력되는 디지털 신호에 대해 클록 복원, 프레임 클록 복원 및 적응필터를 이용한 전처리 과정을 수행하여 출력하고, 입력된 송신 데이터를 펄스 쉐이핑 처리하여 상기 아날로그 프론트 엔드(AFE)에 전달하는 FPGA1; 입력된 수신 데이터를 디지털 인터페이스를 통해 상위 계층으로 전달하고, 또 상위 계층으로부터 디지털 인터페이스를 통해 전달받은 데이터를 송신하기 위해 리드-솔로몬 인코딩, 티씨엠 인코딩, 인터리빙등의 에러정정 전처리 과정을 수행하는 FPGA2, 3; 상기 FPGA2, 3과 상위계층과의 인터페이스를 제공하는 디지털 인터페이스1, 2(Digital I/F 1, 2); 독립적인 모뎀으로 운용되기 위해 상기 FPGA1∼3에 다운로드 할 사용자 프로그램을 저장하기 위한 시리얼 롬1∼3(Serial ROM 1∼3); 수신 데이터를 고속, 고용량 푸리에 변환, 주파수 도메인 등화, 또는 기타 DMT 변복조 방식에서 필요한 각종 연산 처리하여 출력하고, 송신 데이터를 고속 푸리에 역변환(IFFT)하여 출력하는 DSP1,2, 3 ; 상기 DSP1, 2, 3에 각각 연결되어 사용자 데이터를 저장하는 FLASH 롬(FROM), 중간 연산결과를 보관하는 동기식 버스트 SRAM(SBSDRAM) 및 동기식 DRAM(SDRAM); 상기 FPGA1과 DSP1, FPGA2과 DSP2, FPGA3과 DSP3 및 상기 DSP들 사이에서 버스를 통해 상호간의 데이터 흐름을 연결하는 동기식 FIFO 1∼5; 및 상기 각 디바이스 및 보드를 제어하는 CPLD를 포함하여, 복잡한 연산은 상기DSP들에게 할당하고, 단순 고속 연산 및 비트 연산은 상기 FPGA들에게 할당함으로써 연산 효율을 극대화 하고, 상기 CPLD에 의해 데이터 흐름을 자유롭게 조절할 수 있는 것을 특징으로 하는 고성능 소프트웨어 모뎀 플랫폼 보드
|
