| 1 |
1
삭제
|
| 2 |
2
정보를 모듈러 곱셈 연산하기 위한 데이터가 저장된 메모리와, 모듈러 곱셈 연산을 요청하며 그 연산 결과를 상기 메모리로부터 로드하여 사용하는 프로세서를 포함하는 특정 시스템에서 모듈러 곱셈 연산을 수행하는 모듈러 곱셈 장치에 있어서, 상기 메모리로부터 모듈러 곱셈 연산에 필요한 데이터를 입력받아 저장하며 상기 모듈러 곱셈 연산을 수행하는 과정에서 발생하는 중간값을 저장하는 레지스터와, 소정 비트 곱셈 연산을 반복하여 특정 비트 이상 데이터의 모듈러 곱셈을 수행하면서 중간값은 상기 레지스터에 저장하고 결과값을 상기 메모리에 저장하는 모듈러 회로와, 상기 결과값과 모듈러 값과의 비교 결과에 따라 상기 결과값을 선택적으로 보정하는 리덕션 회로와, 상기 레지스터와 모듈러 회로 및 리덕션 회로에 각종 제어 신호를 출력하여 모듈러 곱셈 연산을 주관하는 컨트롤 회로를 포함하며, 상기 모듈러 회로는 상기 레지스터에서 곱셈 연산을 위한 데이터를 선택하며 상기 곱셈 연산의 결과를 상기 레지스터에 저장하기 위한 경로를 설정하는 제 1 데이터 선택 회로와, 상기 레지스터에서 덧셈 연산을 위한 데이터를 선택하는 제 2 데이터 선택 회로와, 상기 제 1 데이터 선택 회로에 의하여 공급된 데이터를 입력받아 특정 비트이상 데이터를 소정 비트씩 반복하여 곱셈 연산을 수행하는 곱셈기와, 상기 제 2 데이터 선택 회로에 의하여 공급된 데이터를 입력받아 덧셈 연산을 수행하며 상기 곱셈기의 출력 중 상위 소정 비트 결과를 다음 곱셈의 결과와 더하여 연산하는 덧셈기와, 특정 비트 이상의 큰 데이터를 상기 곱셈기와 덧셈기를 이용하여 반복적으로 계산할 때 발생하는 각 중간값을 적정 위치에 저장하기 위한 위치를 지정하는 제 3 데이터 선택 회로와, 상기 곱셈기와 덧셈기에 의한 연산 중간값을 상기 제 3 데이터 선택 회로에 의하여 지정된 위치에 저장하는 레지스터 U를 포함하는 모듈러 곱셈 장치
|
| 3 |
3
제 2 항에 있어서, 상기 덧셈기는 전체 데이터의 곱셈 연산의 결과를 저장하는 상기 레지스터 U에 결과값을 저장하기 전에 최상위 워드의 캐리 값을 계산하기 위해 사용되는 것을 특징으로 한 모듈러 곱셈 장치
|
| 4 |
4
제 2 항에 있어서, 상기 레지스터 U는 모듈러 곱셈 연산을 수행하는 모듈러 값보다 1워드 더 큰 크기를 갖는 것을 특징으로 한 모듈러 곱셈 장치
|
| 5 |
5
제 2 항에 있어서, 상기 레지스터 U는 최상위 워드를 최하위의 1비트만 사용하며, 모듈러 곱셈 연산을 수행하는 모듈러 값보다 모듈러 곱셈 연산하는 데이터의 길이보다 1비트 더 긴 것을 사용하는 것을 특징으로 한 모듈러 곱셈 장치
|
| 6 |
6
제 2 항에 있어서, 상기 레지스터 U는 상기 곱셈기를 이용한 모듈러 곱셈 연산의 결과를 순차적으로 하위 워드에서 상위 워드로 저장하는 것을 특징으로 한 모듈러 곱셈 장치
|
| 7 |
7
제 2 항에 있어서, 상기 곱셈기는 곱셈 연산과 덧셈 연산을 한 번에 수행할 수 있는 애디티브(additive) 덧셈기를 사용하며, 상기 제 1 데이터 선택 회로는 상기 컨트롤 회로의 제어 신호에 따라 입력 레지스터 또는 중간값을 저장하는 레지스터의 해당 데이터를 선택하여 상기 애디티브 덧셈기로 공급하는 것을 특징으로 한 모듈러 곱셈 장치
|
| 8 |
8
제 2 항에 있어서, 상기 곱셈기는 두 개의 32비트 입력 데이터 곱에 두 개의 32비트 데이터를 더해서 64비트의 출력을 갖는 곱셈기를 사용하여 32비트 곱셈을 위하여 승수는 32비트 데이터를 이용하고 피승수는 8비트 또는 16비트씩 나누어서 반복적인 곱셈을 수행하면서 32비트의 데이터를 더하는 연산을 수행하는 것을 특징으로 한 모듈러 곱셈 장치
|
| 9 |
9
정보를 모듈러 곱셈 연산하기 위한 데이터가 저장된 메모리와, 모듈러 곱셈 연산을 요청하며 그 연산 결과를 상기 메모리로부터 로드하여 사용하는 프로세서를 포함하는 특정 시스템에서 모듈러 곱셈 연산을 수행하는 모듈러 곱셈 장치에 있어서, 상기 메모리로부터 모듈러 곱셈 연산에 필요한 데이터를 입력받아 저장하며 상기 모듈러 곱셈 연산을 수행하는 과정에서 발생하는 중간값을 저장하는 레지스터와, 소정 비트 곱셈 연산을 반복하여 특정 비트 이상 데이터의 모듈러 곱셈을 수행하면서 중간값은 상기 레지스터에 저장하고 결과값을 상기 메모리에 저장하는 모듈러 회로와, 상기 결과값과 모듈러 값과의 비교 결과에 따라 상기 결과값을 선택적으로 보정하는 리덕션 회로와, 상기 레지스터와 모듈러 회로 및 리덕션 회로에 각종 제어 신호를 출력하여 모듈러 곱셈 연산을 주관하는 컨트롤 회로를 포함하며, 상기 리덕션 회로는 상기 모듈러 곱셈 연산이 끝난 후 상기 각 중간값과 모듈러 값을 하위 워드에서부터 소정 비트씩 차례로 입력받아 뺄셈 연산을 수행하는 뺄셈기와, 상기 뺄셈 연산의 값과 버로우(Borrow)값을 저장하는 레지스터 S와, 상기 뺄셈기의 버로우값을 검사하여 상기 연산 결과값을 상기 중간값으로 다시 저장할 것인지 아니면 결과값 보정을 위한 뺄셈 연산을 수행하면서 상기 메모리에 저장된 값을 그냥 둘 것인지를 결정하는 출력신호 선택 회로를 포함하는 모듈러 곱셈 장치
|
| 10 |
10
제 9 항에 있어서, 상기 레지스터 S에 저장된 뺄셈 연산의 값은 다음 상위 워드의 뺄셈 연산 과정에서 상기 메모리에 저장되는 것을 특징으로 한 모듈러 곱셈 장치
|
| 11 |
11
제 9 항에 있어서, 상기 레지스터 S에 저장된 버로우값은 다음 상위 워드의 뺄셈 연산에 사용되기 위해 다시 상기 뺄셈기에 입력되는 것을 특징으로 한 모듈러 곱셈 장치
|
| 12 |
12
제 9 항에 있어서, 상기 뺄셈기에 의한 하위 워드에서 최상위 워드까지 뺄셈 연산의 수행이 끝나면 상기 메모리에는 모듈러 곱셈의 결과에서 모듈러 값을 뺀 결과가 저장되는 것을 특징으로 한 모듈러 곱셈 장치
|
| 13 |
13
제 9 항에 있어서, 상기 출력신호 선택 회로는 상기 모듈러 회로에 의한 중간값과 모듈러 값의 최상위 워드 데이터의 뺄셈 연산이 끝난 후에 상기 뺄셈기에서 발생한 버로우 신호가 있으면 상기 중간값이 모듈러 곱셈 연산의 결과값으로 출력되도록 상기 메모리에 저장하는 것을 특징으로 한 모듈러 곱셈 장치
|
| 14 |
14
제 13 항에 있어서, 상기 모듈러 곱셈 연산의 결과값은 상기 메모리에 순차적으로 저장되는 것을 특징으로 한 모듈러 곱셈 장치
|
| 15 |
15
제 13 항에 있어서, 상기 모듈러 곱셈 연산의 결과값이 상기 메모리에 저장되면 상기 컨트롤 회로는 모듈러 곱셈 연산이 끝났음을 알려주는 제어신호를 상기 프로세서로 전송하는 것을 특징으로 한 모듈러 곱셈 장치
|
| 16 |
16
제 9 항에 있어서, 상기 출력신호 선택 회로는 상기 모듈러 회로에 의한 중간값과 모듈러 값의 최상위 워드 데이터의 뺄셈 연산이 끝난 후에 상기 뺄셈기에서 발생한 버로우 신호가 없으면 상기 컨트롤 회로가 모듈러 곱셈 연산이 끝났음을 알려주는 제어신호를 상기 프로세서로 전송하는 것을 특징으로 한 모듈러 곱셈 장치
|
| 17 |
17
정보를 모듈러 곱셈 연산하기 위한 데이터가 저장된 메모리와, 모듈러 곱셈 연산을 요청하며 그 연산 결과를 상기 메모리로부터 로드하여 사용하는 프로세서를 포함하는 특정 시스템에서 모듈러 곱셈 연산을 수행하는 모듈러 곱셈 장치에 있어서, 상기 메모리로부터 모듈러 곱셈 연산에 필요한 데이터를 입력받아 저장하며 상기 모듈러 곱셈 연산을 수행하는 과정에서 발생하는 중간값을 저장하는 레지스터와, 소정 비트 곱셈 연산을 반복하여 특정 비트 이상 데이터의 모듈러 곱셈을 수행하면서 중간값은 상기 레지스터에 저장하고 결과값을 상기 메모리에 저장하는 모듈러 회로와, 상기 결과값과 모듈러 값과의 비교 결과에 따라 상기 결과값을 선택적으로 보정하는 리덕션 회로와, 상기 레지스터와 모듈러 회로 및 리덕션 회로에 각종 제어 신호를 출력하여 모듈러 곱셈 연산을 주관하는 컨트롤 회로를 포함하며, 상기 컨트롤 회로는 모듈러 곱셈 연산 수행을 위해 상기 메모리에서의 데이터 로드(load)를 위한 제어신호와 모듈러 연산을 수행하기 위해 모듈러 곱셈 연산을 수행하는데 필요한 모든 제어신호를 제공하는 것을 특징으로 한 모듈러 곱셈 장치
|
| 18 |
18
제 17 항에 있어서, 상기 컨트롤 회로는 모듈러 곱셈 수행을 위해 상기 메모리로부터 상기 모듈러 회로로 필요한 데이터를 순차적으로 읽어 들이기 위해 필요한 메모리 주소와 데이터를 읽고 쓰기 위한 메모리 제어 신호들을 상기 메모리에 제공하는 것을 특징으로 한 모듈러 곱셈 장치
|
| 19 |
19
제 17 항에 있어서, 상기 컨트롤 회로는 상기 메모리에서 상기 모듈러 회로로 입력되는 데이터들을 상기 레지스터에 선택적으로 저장하기 위한 레지스터 제어신호를 생성하고, 상기 레지스터에 순차적으로 저장되는 데이터들을 이용하여 모듈러 곱셈을 수행하는 과정에 필요한 제어 신호들을 생성하는 것을 특징으로 한 모듈러 곱셈 장치
|
| 20 |
20
제 17 항에 있어서, 상기 컨트롤 회로는 모듈러 곱셈 연산이 수행된 후 결과값을 상기 메모리에 저장하는데 필요한 제어신호와 메모리 주소 및 메모리 제어 신호를 생성하고, 상기 모듈러 곱셈 연산이 종료되었음을 알리는 제어 신호를 상기 프로세서에 전송하는 것을 특징으로 한 모듈러 곱셈 장치
|
