| 1 |
1
승수와 피승수와의 곱셈연산을 수행하는 장치에 있어서, 상기 승수의 이진 데이터를 한비트씩 쉬프트시켜 저장하는 n개의 n비트 쉬프트 레지스터와, 입력을 선택하기 위한 제어신호에 따라, 상기 쉬프트 레지스터에 저장된 데이터, 그 저장된 데이터에 대한 반전 데이터, 0 중에서 하나의 데이터를 선택하여 입력으로 받는 덧셈기와, 수학식 1에 의해 이진 부호화된 피승수 데이터가 저장되어, 각 비트값에 상응하여 해당 쉬프트레지스터를 선택하고, 해당 덧셈기에 상기 제어신호를 발생하는 제어부와, 상기 덧셈기의 출력값을 각 비트별로 순차적으로 더하여 최종적으로 상기 승수와 피승수의 곱셈데이터를 출력하는 n-1개의 멀티플렉서를 포함하는 부호화된 피승수를 이용한 고정 소수점 곱셈 장치
|
| 2 |
2
제 1항에 있어서, 상기 제어부는, 상기 수학식 1에 의해 이진 부호화된 피승수 데이터중 최고차 비트를 제외한 비트데이터가 저장되어, 상기 승수의 최고차수 비트의 레지스터에 대응하는 덧셈기를 제외한 덧셈기에 상기 입력 선택 제어신호를 발생하는 제어부와, 상기 수학식 1에 의해 이진 부호화된 피승수 데이터중 최고차 비트 데이터를 저장하여 상기 승수의 최고차수 비트의 레지스터에 대응하는 덧셈기의 입력 선택 제어신호를 발생하는 제어부를 포함하는 부호화된 피승수를 이용한 고정 소수점 곱셈 장치
|
| 3 |
3
승수와 피승수와의 곱셈연산을 수행하는 방법에 있어서, 상기 승수의 이진 데이터를 한비트씩 쉬프트시켜 n비트의 쉬프트레지스터에 각각 저장하는 단계와, 수학식 1에 의해 이진 부호화된 피승수 데이터를 저장하는 단계와, 상기 부호화된 피승수 데이터의 각 비트 데이터에 따라 상기 쉬프트 레지스터에 저장된 데이터, 그 저장된 데이터에 대한 반전 데이터, 0 중에서 하나의 데이터를 선택하는 단계와, 상기 선택된 데이터를 각 비트별로 순차적으로 더하여 최종적으로 상기 승수와 피승수의 곱셈데이터를 출력하는 단계를 수행하는 부호화된 피승수를 이용한 고정 소수점 곱셈 방법
|
| 4 |
4
제 3항에 있어서, 상기 하나의 데이터를 선택하는 단계는, 상기 수학식 1에 의해 이진 부호화된 피승수 데이터중 최고차 비트를 제외한 비트 데이터에 의해 상기 승수의 최고차수 비트의 레지스터에 대한 데이터를 선택하는 단계와, 상기 수학식 1에 의해 이진 부호화된 피승수 데이터중 최고차 비트 데이터에 의해 상기 승수의 최고차수 비트의 레지스터에 대한 데이터를 선택하는 단계를 수행하는 부호화된 피승수를 이용한 고정 소수점 곱셈 방법
|
| 5 |
5
부호화된 피승수를 이용한 고정 소수점 곱셈 방법을 수행하기 위하여, 디지탈 처리장치에 의해 실행될 수 있는 명령어들의 프로그램이 유형적으로 구현되어 있으며, 디지탈 처리장치에 의해 판독될 수 있는 기록매체에 있어서, 상기 승수의 이진 데이터를 한비트씩 쉬프트시켜 n비트의 쉬프트레지스터에 각각 저장하는 단계와, 수학식 1에 의해 이진 부호화된 피승수 데이터를 저장하는 단계와, 상기 부호화된 피승수 데이터의 각 비트 데이터에 따라 상기 쉬프트 레지스터에 저장된 데이터, 그 저장된 데이터에 대한 반전 데이터, 0 중에서 하나의 데이터를 선택하는 단계와, 상기 선택된 데이터를 각 비트별로 순차적으로 더하여 최종적으로 상기 승수와 피승수의 곱셈데이터를 출력하는 단계를 포함하는 기록매체
|
