맞춤기술찾기

이전대상기술

반도체 소자의 트랜지스터 및 그 제조 방법

  • 기술번호 : KST2015078752
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 소자의 트랜지스터 및 그 제조 방법에 관한 것으로, 파이(П) 형태의 단면 구조와 미엔더(Meander) 형태의 평면 구조로 게이트 전극을 게이트 영역에 형성하여 게이트 면적을 증가시키고 이를 통해 게이트가 점유하는 공핍영역(Depletion layer)을 확장시킴으로써, 스위치 트랜지스터의 중요한 특성인 OFF상태에서의 소자 격리 특성 및 단위면적당 고전력 특성의 향상시킴과 동시에 두개의 T형 게이트 전극을 형성할 때 보다 안정된 반도체 공정을 이용함으로써 공정의 재현성을 확보할 수 있는 반도체 소자의 트랜지스터 및 그 제조 방법이 개시된다. 파이형 게이트, 미엔더형 게이트, 격리 특성, 공핍 영역
Int. CL H01L 21/335 (2006.01)
CPC H01L 29/66431(2013.01) H01L 29/66431(2013.01) H01L 29/66431(2013.01) H01L 29/66431(2013.01)
출원번호/일자 1020020075214 (2002.11.29)
출원인 한국전자통신연구원
등록번호/일자 10-0510596-0000 (2005.08.19)
공개번호/일자 10-2004-0047120 (2004.06.05) 문서열기
공고번호/일자 (20050826) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2002.11.29)
심사청구항수 4

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 지홍구 대한민국 서울특별시송파구
2 김해천 대한민국 대전광역시유성구
3 문재경 대한민국 대전광역시유성구
4 조경익 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2002.11.29 수리 (Accepted) 1-1-2002-0396368-78
2 선행기술조사의뢰서
Request for Prior Art Search
2004.05.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2004.06.11 수리 (Accepted) 9-1-2004-0034194-63
4 의견제출통지서
Notification of reason for refusal
2004.07.22 발송처리완료 (Completion of Transmission) 9-5-2004-0292471-83
5 의견서
Written Opinion
2004.09.20 수리 (Accepted) 1-1-2004-0427008-43
6 명세서 등 보정서
Amendment to Description, etc.
2004.09.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2004-0427006-52
7 의견제출통지서
Notification of reason for refusal
2005.02.22 발송처리완료 (Completion of Transmission) 9-5-2005-0077884-27
8 의견서
Written Opinion
2005.04.22 수리 (Accepted) 1-1-2005-0210427-72
9 명세서등보정서
Amendment to Description, etc.
2005.04.22 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2005-0210407-69
10 등록결정서
Decision to grant
2005.08.18 발송처리완료 (Completion of Transmission) 9-5-2005-0395891-17
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 기판의 상부에 소정의 패턴으로 오믹 접촉을 하는 소오스 전극 및 드레인 전극; 및상기 소오스 전극 및 상기 드레인 전극 사이에 구비되며, 파이(П)형태의 단면 구조와 미엔더 형태의 평면 구조로 이루어진 게이트 전극을 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터
2 2
제 1 항에 있어서, 상기 게이트 전극은 쇼트키(Schottky) 전극으로 이루어진 것을 특징으로 하는 반도체 소자의 트랜지스터
3 3
삭제
4 4
화합물 반도체 기판 상부에 오믹 접촉을 하는 소오스 전극과 드레인 전극을 소정의 패턴으로 형성하는 단계;전체 상부에 절연막을 형성하는 단계;식각 공정을 게이트 영역의 상기 절연막에 2개의 평행한 개구 라인을 형성하는 단계; 및상기 개구 라인이 매립되도록 전체 상부에 전도성 물질층을 형성한 후 패터닝 공정을 실시하여 파이(П)형태의 단면 구조와 미엔더 형태의 평면 구조로 이루어진 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법
5 5
제 4 항에 있어서, 상기 개구 라인을 형성하기 위하여 상기 절연막을 제거하는 과정에서 상기 소오스/드레인 전극 상부의 절연막도 제거한 후, 상기 전도성 물질층을 상기 절연막이 제거된 상기 소오스/드레인 전극 상부에도 잔류시켜 패드를 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법
6 6
삭제
7 6
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.