CMOS 소자 및 LDMOS 소자가 온칩화된 전력 집적회로용 소자의 제조 방법에 있어서,

SOI 기판의 일정 부분을 식각하여 상기 CMOS 소자와 상기 LDMOS 소자간 격리를 위한 제1 트렌치와 상기 CMOS 소자내 nMOS 소자와 pMOS 소자간 격리를 위한 제2 트렌치를 동시에 형성하는 단계;

상기 SOI 기판내에 상기 LDMOS 소자의 웰과 표류영역, 상기 CMOS 소자의 웰을 각각 형성하는 단계;

상기 제1,2 트렌치에 매립되는 제1,2 필드산화막과 상기 LDMOS 소자내의 표류영역 상에 제3 필드산화막을 형성하는 단계;

상기 LDMOS 소자의 두꺼운 게이트절연막과 상기 CMOS 소자의 얇은 게이트절연막을 형성하는 단계;

상기 제3 필드산화막의 일부분에 걸치는 상기 LDMOS 소자의 게이트전극과 상기 CMOS 소자의 게이트전극을 동시에 형성하는 단계;

상기 각 게이트전극 양측의 상기 SOI 기판내에 상기 LDMOS 소자의 LDD 영역과 상기 CMOS 소자의 LDD 영역을 각각 형성하는 단계;

상기 각 게이트전극의 양측벽에 접하는 스페이서를 형성하는 단계; 및

상기 LDD 영역에 접하는 상기 LDMOS 소자의 소스영역과 상기 CMOS 소자의 소스영역/드레인영역을 각각 형성하는 단계

제1 항에 있어서,

상기 제1 트렌치 및 제2 트렌치는 직각 식각구조 또는 경사진 식각구조로 형성되는 것을 특징으로 하는 전력 집적회로용 소자의 제조 방법

제1 항에 있어서,

상기 제1,2 필드산화막을 형성하는 단계는,

상기 제1,2 트렌치의 측벽을 열산화시킨 산화막으로 완전히 매립하여 형성하는 것을 특징으로 하는 전력 집적회로용 소자의 제조 방법

제1 항에 있어서,

상기 제1,2 필드산화막과 상기 제3 필드산화막을 형성하는 단계는,

상기 제1,2 트렌치를 포함한 전면에 산화막을 형성하는 단계;

상기 산화막상에 다결정실리콘층을 형성하는 단계;

상기 다결정실리콘층상에 질화막을 형성하는 단계;

상기 질화막을 식각하여 필드영역을 정의하는 단계; 및

제1 항에 있어서,

상기 LDMOS 소자의 두꺼운 게이트절연막과 상기 CMOS 소자의 얇은 게이트절연막을 형성하는 단계는,

상기 LDMOS 소자를 포함한 상기 CMOS 소자 상에 산화막을 형성하는 단계;

상기 CMOS 소자에 문턱전압 조절을 위한 도펀트를 이온주입하는 단계;

상기 산화막중에서 상기 CMOS 소자 상에 형성된 부분을 제거하는 단계; 및

상기 CMOS 소자를 포함하여 상기 LDMOS 소자의 잔류하는 상기 산화막상에 추가로 산화막을 형성하는 단계

를 포함함을 특징으로 하는 전력 집적회로용 소자의 제조 방법