맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

자기조립 단분자막 전계효과 트랜지스터 및 그 제조방법

  • 기술번호 : KST2015079149
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 자기조립 단분자막 전계효과 트랜지스터 및 그 제조방법에 관한 것으로, 자기조립 단분자막으로 이루어진 채널층을 소오스 전극과 드레인 전극 사이에 형성하면서 소오스 전극 및 드레인 전극과 접하지 않는 자기조립 단분자막의 모든 부분이 절연막을 통해 게이트 전극과 중첩되도록 하거나, 채널층에서 흐르는 전류의 방향과 게이트 전극에 인가된 전압에 의해 발생되는 전기장의 방향을 평행하게 만듦으로써, 게이트 전압의 증감에 따른 소오스-드레인 전류의 변화율을 증가시켜 전류 변화 특성을 향상시킬 수 있는 자기조립 단분자막 전계효과 트랜지스터 및 그 제조방법이 개시된다. 자기조립, 단분자막, 전계효과, 트랜지스터, 게이트, 나노전자소자
Int. CL B82Y 40/00 (2011.01) H01L 21/335 (2011.01)
CPC H01L 51/055(2013.01) H01L 51/055(2013.01) H01L 51/055(2013.01)
출원번호/일자 1020030033954 (2003.05.28)
출원인 한국전자통신연구원
등록번호/일자 10-0496432-0000 (2005.06.11)
공개번호/일자 10-2004-0102480 (2004.12.08) 문서열기
공고번호/일자 (20050621) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2003.05.28)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박찬우 대한민국 대전광역시유성구
2 최성율 대한민국 대전광역시유성구
3 유한영 대한민국 대전광역시유성구
4 피웅환 대한민국 대전광역시유성구
5 정태형 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2003.05.28 수리 (Accepted) 1-1-2003-0190135-17
2 선행기술조사의뢰서
Request for Prior Art Search		 2004.10.15 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2004.11.19 수리 (Accepted) 9-1-2004-0071536-97
4 의견제출통지서
Notification of reason for refusal		 2004.12.14 발송처리완료 (Completion of Transmission) 9-5-2004-0529606-42
5 의견서
Written Opinion		 2005.02.14 수리 (Accepted) 1-1-2005-0075380-35
6 등록결정서
Decision to grant		 2005.06.10 발송처리완료 (Completion of Transmission) 9-5-2005-0271730-12
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
소오스 전극, 드레인 전극, 채널층, 게이트 절연막 및 게이트 전극을 포함하는 전계효과 트랜지스터에 있어서, 상기 채널층은 자기조립 단분자막으로 이루어져 상기 소오스 전극과 상기 드레인 전극 사이에 위치하며, 상기 소오스 전극 및 상기 드레인 전극과 접하지 않은 상기 자기조립 단분자막의 모든 부분은 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 맞닿는 것을 특징으로 하는 자기조립 단분자막 전계효과 트랜지스터
2 2
반도체 기판 상에 소정의 패턴으로 형성된 소오스 전극; 상기 소오스 전극 중 소정의 활성영역만을 개방시키는 개구부가 형성된 층간 절연막; 상기 층간 절연막 상에 동일 패턴으로 형성된 게이트 전극; 상기 게이트 전극의 전체 표면에 형성된 게이트 절연막; 상기 게이트 전극의 개구부에 형성된 자기조립 단분자막으로 이루어진 채널층; 상기 채널층 상부에 형성된 드레인 전극을 포함하는 것을 특징으로 하는 자기조립 단분자막 전계효과 트랜지스터
3 3
반도체 기판 상에 소오스 전극을 형성하는 단계; 상기 소오스 전극을 포함한 전체 상부에 층간 절연막을 형성하는 단계; 활성 영역에 개구부가 형성된 게이트 전극을 상기 층간 절연막 상부에 형성하는 단계; 상기 게이트 전극의 표면에 게이트 절연막을 형성하는 단계; 상기 개구부를 통해 노출된 상기 활성영역의 층간 절연막을 식각하여 상기 소오스 전극을 노출시키는 단계; 상기 노출된 소오스 전극 상에 자기조립 단분자막으로 채널층을 형성하는 단계; 및 상기 자기조립 단분자막 상에 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 자기조립 단분자막 전계효과 트랜지스터 제조방법
4 4
제 3항에 있어서, 상기 층간 절연막을 식각한 후 상기 채널층을 형성하기 전에, 상기 소오스 전극의 표면에 금속 혹은 다량의 불순물이 첨가되어 전기전도도가 높은 소오스 전극 물질을 추가로 도포하는 단계를 더 포함하는 것을 특징으로 하는 자기조립 단분자막 전계효과 트랜지스터 제조방법
5 5
소오스 전극, 드레인 전극, 채널층, 게이트 절연막 및 게이트 전극을 포함하는 전계효과 트랜지스터에 있어서, 상기 채널층은 자기조립 단분자막으로 이루어지며, 상기 게이트 전극, 상기 게이트 절연막, 상기 소오스 전극, 상기 채널층 및 상기 드레인 전극이 순차적으로 적층되어 상기 게이트 전극으로부터 발생되는 전기장으로 상기 소오스 전극 및 상기 드레인 전극 사이에 흐르는 전류의 량을 상기 채널층의 전체 영역에서 제어하는 것을 특징으로 하는 자기조립 단분자막 전계효과 트랜지스터
6 6
반도체 기판 상에 소정의 패턴으로 형성된 게이트 전극; 상기 게이트 전극을 포함한 전체 상부에 형성된 게이트 절연막; 상기 게이트 절연막으로 덮여있는 상기 게이트 전극 상부에 형성된 소오스 전극; 전체 상부에 형성되며 활성 영역의 상기 소오스 전극이 노출되도록 개구부가 형성된 층간 절연막; 상기 활성 영역의 상기 소오스 전극 상에 형성되며 자기조립 단분자막으로 이루어진 채널층; 상기 채널층 상부에 형성된 드레인 전극을 포함하는 것을 특징으로 하는 자기조립 단분자막 전계효과 트랜지스터
7 7
반도체 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극의 표면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막으로 덮여있는 상기 게이트 전극 상에 소오스 전극을 형성하는 단계; 상기 반도체 기판 전면에 층간 절연막을 형성한 후, 활성영역의 상기 소오스 전극이 노출되도록 상기 활성 영역의 상기 층간 절연막을 식각하여 개구부를 형성하는 단계; 상기 개구부를 통해 노출된 상기 소오스 전극 상에 자기조립 단분자막으로 채널층을 형성하는 단계; 및 상기 채널층 상부에 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 자기조립 단분자막 전계효과 트랜지스터 제조 방법
8 8
제 3 항 또는 제 7 항에 있어서, 상기 게이트 전극, 상기 소오스 전극 또는 상기 드레인 전극은 다량의 불순물이 첨가되어 전기전도도가 높은 반도체 물질이나 금속 물질로 형성하는 것을 특징으로 하는 자기조립 단분자막 전계효과 트랜지스터 제조방법
9 9
제 3 항 또는 제 7 항에 있어서, 상기 층간 절연막은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 자기조립 단분자막 전계효과 트랜지스터 제조방법
10 9
제 3 항 또는 제 7 항에 있어서, 상기 층간 절연막은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 자기조립 단분자막 전계효과 트랜지스터 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.