| 1 |
1
동작 중 시스템 신호를 바운드리 신호 단자들을 통하여 출력하고, 상기 바운드리 신호 단자들을 통하여 입력 테스트 데이터를 입력받는 IP 코아; 상기 입력 테스트 데이터를 시리얼로 입력받아 상기 바운드리 신호 단자들에 인가하고, 상기 시스템 신호를 시리얼로 출력하는 제1 바운드리 스캔회로; 및 상기 입력 테스트 데이터 또는 상기 시스템 신호 중 어느 하나를 입력받아 상기 바운드리 신호 단자들에 시리얼로 직접 인가하고, 상기 시스템 신호를 시리얼로 출력하는 스캔 시험회로를 구비하는 것을 특징으로 하는 집적회로 장치
|
| 2 |
2
제 1항에 있어서, 상기 집적회로 장치는, 상기 입력 테스트 데이터를 시리얼로 입력받아 상기 바운드리 신호 단자들 중 SoC 바운드리 신호 단자들에 인가하고, 상기 시스템 신호 중 상기 SoC 바운드리 신호 단자들로 출력되는 신호를 시리얼로 출력하는 제2 바운드리 스캔회로를 더 구비하는 것을 특징으로 하는 집적회로 장치
|
| 3 |
3
제 2항에 있어서, 상기 집적회로 장치는, 상기 스캔 시험회로의 출력, 상기 제1 바운드리 스캔회로의 출력, 또는 상기 제2 바운드리 스캔회로의 출력 중 어느 하나를 선택적으로 출력하는 먹스 회로를 더 구비하는 것을 특징으로 하는 집적회로 장치
|
| 4 |
4
제 1항에 있어서, 상기 스캔 시험회로는, 상기 바운드리 신호 단자들 각각의 비트에 연결된 다수의 비트 처리부들을 구비하고, 상기 비트 처리부들 각각은 이전 비트의 출력 또는 상기 입력 테스트 데이터 중 어느 하나와 스캔 신호를 입력받는 제1 논리곱 로직; 상기 스캔 신호를 반전시켜 출력하는 인버터; 상기 인버터 출력과 상기 시스템 신호 한 비트를 입력받는 제2 논리곱 로직; 상기 제1 논리곱 로직 및 상기 제2 논리곱 로직의 출력을 입력받는 논리합 로직; 및 상기 논리합 로직 출력을 소정 클럭에 동기시켜 출력하는 D-플립 플롭을 구비하는 것을 특징으로 하는 집적회로 장치
|
| 5 |
5
제 2항에 있어서, 상기 제1 바운드리 스캔회로 및 제2 바운드리 스캔회로는, 상기 입력 테스트 데이터를 시리얼로 입력받아 상기 바운드리 신호 단자들 에 인가하고, 상기 시스템 신호를 시리얼로 출력하는 바운드리 스캔 레지스터; 스캔 패스를 단축시킬 때, 소정 데이터를 출력하는 바이패스 레지스터; 상기 입력 테스트 데이터의 일부를 저장하여 단락시험 명령어, 정상동작 명령어, 및 바이패스 명령어로 인식하여 해당 명령어 데이터를 출력하는 명령어 레지스터; 상기 단락시험 명령어 및 상기 정상동작 명령어에 해당하는 명령어 데이터에 응답하여 제1 논리 상태를 가지고, 상기 바이패스 명령어에 해당하는 명령어 데이터에 응답하여 제2 논리 상태를 가지는 먹스 제어 신호를 출력하는 디코딩 회로; 및 상기 먹스 제어 신호에 응답하여 상기 바운드리 스캔 레지스터 출력 또는 상기 바이패스 레지스터 출력을 선택적으로 출력하는 먹스 회로를 구비하는 것을 특징으로 하는 집적회로 장치
|
| 6 |
6
제 5항에 있어서, 상기 바운드리 스캔 레지스터는, 제1 모드 신호의 제어를 받아 상기 입력 테스트 데이터 또는 상기 시스템 신호를 선택적으로 출력하는 제1 먹스 회로; 상기 제1 먹스 회로 출력을 한 클럭 래치시켜 상기 바운드리 신호 단자들에 인가될 신호로서 출력하는 제1 D-플립플롭; 상기 제1 D-플립플롭 출력을 한 클럭 래치시켜 출력하는 제2 D-플립플롭; 및 제2 모드 신호의 제어를 받아 상기 제2 D-플립플롭 출력 또는 상기 시스템 신호를 선택적으로 출력하는 제2 먹스 회로를 구비하는 것을 특징으로 하는 집적회로 장치
|
| 7 |
7
제 5항에 있어서, 상기 명령어 레지스터는, 상기 해당 명령어 데이터 각각을 출력하는 다수의 비트셀들을 구비하고, 상기 비트셀들 각각은, 제1 모드 신호의 제어를 받아 상기 입력 테스트 데이터 또는 상기 시스템 신호를 선택적으로 출력하는 먹스 회로; 상기 먹스 회로 출력을 한 클럭 래치시켜 출력하는 D-플립플롭; 및 상기 D-플립플롭 출력을 해당 명령어 데이터로 저장하고, 명령어 업데이트 신호의 제어를 받아 다음 명령어 데이터를 업데이트시켜 저장하는 래치회로를 구비하며, 상기 래치회로는 소정 리셋 신호의 제어를 받아 상기 저장된 명령어 데이터를 리셋시키는 것을 특징으로 하는 집적회로 장치
|
| 8 |
8
IP 코아에서, 동작 중 시스템 신호를 바운드리 신호 단자들을 통하여 출력하고, 상기 바운드리 신호 단자들을 통하여 입력 테스트 데이터를 수신하는 단계; 상기 IP 코아의 제1 바운드리 회로에서, 상기 입력 테스트 데이터를 시리얼로 입력받아 상기 바운드리 신호 단자들에 인가하고, 상기 시스템 신호를 시리얼로 출력하는 단계; 및 상기 IP 코아의 제2 바운드리 회로에서, 상기 입력 테스트 데이터 또는 상기 시스템 신호 중 어느 하나를 입력받아 상기 바운드리 신호 단자들에 시리얼로 직접 인가하고, 상기 시스템 신호를 시리얼로 출력하는 단계를 구비하는 것을 특징으로 하는 집적회로 시험 방법
|
| 9 |
9
제 8항에 있어서, 상기 집적회로 시험 방법은, 상기 IP 코아의 제3 바운드리 회로에서, 상기 입력 테스트 데이터를 시리얼로 입력받아 상기 바운드리 신호 단자들 중 SoC 바운드리 신호 단자들에 인가하고, 상기 시스템 신호 중 상기 SoC 바운드리 신호 단자들로 출력되는 신호를 시리얼로 출력하는 단계를 더 구비하는 것을 특징으로 하는 집적회로 시험 방법
|
| 10 |
10
제 9항에 있어서, 상기 집적회로 시험 방법은, 상기 제1 바운드리 회로의 출력, 상기 제2 바운드리 회로의 출력, 또는 상기 제3 바운드리 회로의 출력 중 어느 하나를 선택적으로 출력하는 단계를 더 구비하는 것을 특징으로 하는 집적회로 시험 방법
|
| 11 |
10
제 9항에 있어서, 상기 집적회로 시험 방법은, 상기 제1 바운드리 회로의 출력, 상기 제2 바운드리 회로의 출력, 또는 상기 제3 바운드리 회로의 출력 중 어느 하나를 선택적으로 출력하는 단계를 더 구비하는 것을 특징으로 하는 집적회로 시험 방법
|
