맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

유한체 다항식 곱셈 장치 및 그 방법

  • 기술번호 : KST2015079877
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 유한체 다항식 곱셈 장치 및 그 방법에 관한 것으로 특히, 타원 곡선 암호(Ellitpic Curve Cryptography)를 위한 고속의 유한체 다항식 곱셈 장치 및 그 방법에 관한 것이다. 본 발명이 제공하는 유한체 다항식 곱셈 장치는 승수 다항식을 저장하는 제1 레지스터; 상기 곱셈 연산 과정 중의 중간 계산값과 곱셈 결과를 저장하는 제2 레지스터; 상기 제2 레지스터의 저장값과 피승수 다항식과의 배타적 논리합을 연산하는 제1 배타적 논리합 연산부; 상기 제2 레지스터의 저장값 그리고/또는 상기 제1 배타적 논리합 연산부의 결과값에 대하여 좌측 쉬프트를 수행하는 쉬프트 연산부; 상기 쉬프트 연산부의 결과값과 기약 다항식 f에 대한 배타적 논리합을 연산하는 제2 배타적 논리합 연산부; 상기 제1 레지스터의 저장값 중 특정 한 비트를 선택하는 제1 다중화기; 상기 제2 레지스터의 입력을 선택하는 제2 다중화기; 상기 쉬프트 연산부의 입력을 선택하는 제3 다중화기; 및 상기 승수 다항식의 차수를 구하는 차수 검색부를 포함하여 본 발명의 목적 및 기술적 과제를 달성한다.
Int. CL G06F 7/52 (2006.01)
CPC G06F 7/725(2013.01)
출원번호/일자 1020030096895 (2003.12.24)
출원인 한국전자통신연구원
등록번호/일자 10-0564764-0000 (2006.03.21)
공개번호/일자 10-2005-0065128 (2005.06.29) 문서열기
공고번호/일자 (20060327) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2003.12.24)
심사청구항수 3

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이상우 대한민국 대전광역시서구
2 이윤경 대한민국 경상북도영천시
3 김영세 대한민국 대전광역시유성구
4 박영수 대한민국 대전광역시서구
5 전성익 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 리앤목특허법인 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)
2 이해영 대한민국 서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)(리앤목특허법인)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2003.12.24 수리 (Accepted) 1-1-2003-0495843-33
2 의견제출통지서
Notification of reason for refusal		 2005.08.31 발송처리완료 (Completion of Transmission) 9-5-2005-0432851-15
3 의견서
Written Opinion		 2005.10.26 수리 (Accepted) 1-1-2005-0609796-40
4 명세서등보정서
Amendment to Description, etc.		 2005.10.26 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2005-0609797-96
5 등록결정서
Decision to grant		 2006.02.20 발송처리완료 (Completion of Transmission) 9-5-2006-0094785-94
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
유한체 다항식 곱셈 장치에 있어서:승수 다항식을 저장하는 제1 레지스터;상기 곱셈 연산 과정 중의 중간 계산값과 곱셈 결과를 저장하는 제2 레지스터;상기 제2 레지스터의 저장값과 피승수 다항식과의 배타적 논리합을 연산하는 제1 배타적 논리합 연산부;상기 제2 레지스터의 저장값 그리고/또는 상기 제1 배타적 논리합 연산부의 결과값에 대하여 좌측 쉬프트를 수행하는 쉬프트 연산부;상기 쉬프트 연산부의 결과값과 기약 다항식 f에 대한 배타적 논리합을 연산하는 제2 배타적 논리합 연산부;상기 제1 레지스터의 저장값 중 특정 한 비트를 선택하는 제1 다중화기;상기 제2 레지스터의 입력을 선택하는 제2 다중화기;상기 쉬프트 연산부의 입력을 선택하는 제3 다중화기;상기 승수 다항식의 차수를 구하는 차수 검색부; 및상기 제2 다중화기 및 제3 다중화기의 입력 선택 신호를 생성하는 제어부를 포함하고, 상기 곱셈은 상기 차수 검색부에 의해 검색된 차수와 상기 피승수 다항식의 차수 중 적은 차수만큼의 클럭으로 수행되는 것을 특징으로 하는 유한체 다항식 곱셈 장치
2 2
삭제
3 3
제 1 항에 있어서, 상기 제어부는 상기 제1 다중화기의 결과값과 상기 제2 레지스터의 최상위 비트값을 이용하여 상기 제2 다중화기와 제3 다중화기의 제어 신호를 생성함을 특징으로 하는 유한체 곱셈 장치
4 4
제 1 항의 장치를 이용하여, (a)상기 제1 레지스터에 상기 승수 다항식이 저장되고, 상기 제2 레지스터에 0이 저장되며, 상기 승수 다항식 b의 차수로 카운터가 초기화되는 단계; (b)상기 카운터 값이 0이고, 상기 제1 레지스터의 저장값 중 상기 카운터 값이 지시하는 특정 한 비트가 1일 때에는, 상기 제2 레지스터의 저장값과 상기 피승수 다항식에 대한 배타적 논리합이 상기 제2 레지스터에 저장되고, 상기 카운터가 1 감소되는 단계; (c)상기 카운터 값이 0이고, 상기 제1 레지스터의 저장값 중 상기 카운터 값이 지시하는 특정 한 비트가 1이 아닐 때에는, 상기 카운터가 1 감소되는 단계; (d)상기 카운터가 0보다 크고, 상기 제1 레지스터의 저장값 중 상기 카운터 값이 지시하는 특정 한 비트가 1일 때에는, 상기 제2 레지스터(102, R2)의 저장값과 상기 피승수 다항식에 대한 배타적 논리합이 수행된 후 그 결과가 1비트 좌측 쉬프트되어 상기 제2 레지스터에 저장되는 단계; (e)상기 카운터가 0보다 크고, 상기 제1 레지스터의 저장값 중 상기 카운터 값이 지시하는 특정 한 비트가 1이 아닐 때에는, 상기 제2 레지스터의 저장값이 1비트 좌측 쉬프트되는 단계; (f)상기 (d)단계 또는 (e)단계가 수행된 후 상기 제2 레지스터 저장값의 최상위 비트가 1이면, 상기 제2 레지스터의 저장값과 상기 기약 다항식 f에 대한 배타적 논리합이 상기 제2 레지스터에 저장되고, 상기 카운터가 1 감소되는 단계; (g)상기 (d)단계 또는 (e)단계가 수행된 후 상기 제2 레지스터 저장값의 최상위 비트가 1이 아니면, 상기 카운터가 1 감소되는 단계; 및 (h)상기 카운터가 0보다 작을 때까지 상기 (b)단계 내지 (g)단계를 반복하고, 카운터가 0보다 작게 되면, 상기 제2 레지스터의 저장값이 나눗셈 연산의 결과값으로 출력되는 단계를 포함함을 특징으로 하는 유한체 다항식 곱셈 방법
5 5
삭제
6 5
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.