| 1 |
1
기판;상기 기판 상에 형성된 소오스 및 드레인;상기 소오스와 드레인 사이에 형성된 채널;상기 채널 상에 순차적으로 형성된 게이트 절연막 및 게이트 전극;상기 게이트 절연막 및 게이트 전극의 양측 벽에 형성된 측벽 절연막을 포함하되, 상기 소오스 및 드레인과 상기 채널의 경계면은 실리콘 (111)면을 가지며, 상기 실리콘 (111)면, 소오스 및 드레인이 금속 물질로 실리사이드화되어 쇼트키 접합되는 쇼트키 장벽 관통 트랜지스터
|
| 2 |
2
제 1 항에 있어서,상기 채널의 높이는 상기 소오스 및 드레인의 높이보다 높게 형성하여, 상기 경계면이 기울어진 경사면을 갖는 것을 특징으로 하는 쇼트키 장벽 관통 트랜지스터
|
| 3 |
3
삭제
|
| 4 |
4
제 1 항에 있어서,상기 기판과 상기 소오스 및 드레인 사이에 형성된 절연층을 더 포함하는 쇼트키 장벽 관통 트랜지스터
|
| 5 |
5
SOI(Silicon On Insulator) 기판의 SOI 층을 패터닝하여 채널 영역, 소오스 영역 및 드레인 영역을 정의하는 단계;상기 채널 영역 상에 순차적으로 게이트 절연막, 게이트 전극 및 질화막을 형성하는 단계; 상기 게이트 절연막, 게이트 전극 및 질화막의 측벽에 측벽 절연막을 형성하는 단계;상기 채널 영역과 상기 소오스 영역 및 드레인 영역의 경계면에 대하여 비등성 식각을 수행함으로써 실리콘 (111)면을 생성한 후 상기 질화막을 제거하는 단계; 상기 소오스 영역, 드레인 영역 및 실리콘 (111)면의 상부에 금속 물질을 증착한 후 실리사이드화함으로써 상기 실리콘 (111)면을 포함하는 채널 영역에 쇼트키 접합 계면을 형성하는 단계를 포함하는 쇼트키 장벽 관통 트랜지스터
|
| 6 |
6
삭제
|
| 7 |
7
제 5 항에 있어서,상기 반도체 층의 불순물 농도는 1017 cm-3이하인 쇼트키 장벽 관통 트랜지스터 제조 방법
|
| 8 |
8
제 5 항에 있어서,상기 게이트 절연막은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 하프늄 산화막(HfO2) 중 어느 하나로 이루어지는 쇼트키 장벽 관통 트랜지스터 제조 방법
|
| 9 |
9
제 5 항에 있어서,상기 게이트 전극은 폴리실리콘, 알루미늄, 티탄(Ti) 중 어느 하나로 이루어지는 쇼트키 장벽 관통 트랜지스터 제조 방법
|
| 10 |
10
제 5 항에 있어서,상기 측벽 절연막은 실리콘 산화막(SiO2)으로 이루어지는 쇼트키 장벽 관통 트랜지스터 제조 방법
|
| 11 |
11
삭제
|
| 12 |
12
제 5 항에 있어서,상기 비등방 식각은 KOH 또는 TMAH(tetra-methyl ammonium hydroxide)를 이용하여 비등방으로 습식(wet) 식각하는 쇼트키 장벽 관통 트랜지스터 제조 방법
|
| 13 |
13
제 5 항에 있어서,상기 쇼트키 접합계면을 형성하는 단계는 실리사이드에 반응되지 않은 금속 물질을 제거하는 단계를 더 포함하는 쇼트키 장벽 관통 트랜지스터 제조 방법
|
| 14 |
14
제 5 항에 있어서,상기 금속 물질로는 어븀(Eb), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌륨(Gd), 터븀(Tb), 세륨(Ce) 중 하나로 이루어지는 쇼트키 장벽 관통 트랜지스터 제조 방법
|
| 15 |
15
제 5 항에 있어서, 상기 실리사이드화는 400℃ 내지 600℃의 온도 범위에서 열처리하는 것을 특징으로 하는 쇼트키 장벽 관통 트랜지스터 제조 방법
|
