맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

방송 스트림 데이터를 인터넷 프로토콜 패킷화하는 장치 및그 방법

  • 기술번호 : KST2015081577
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 홈서버에서 튜너를 통해 수신되는 방송 스트림을 IP 네트워크가 구축되어 있는 홈네트워크 환경에서 댁내의 여러 방으로 다수 채널의 방송 스트림을 IP 패킷화하여 전달하기 위한 방송 스트림 데이터를 인터넷 프로토콜 패킷화하는 장치 및 그 방법에 관한 것으로서, 다수의 방송 채널로부터 방송 스트림을 수신하는 방송 수신 튜너부; 상기 방송 수신 튜너부로부터 수신되는 방송 스트림들을 각각 IP(Internet Protocol) 패킷화를 수행하고, 다수 튜너에서의 방송 채널 선택을 위한 튜너의 제어 신호를 출력하는 프로세싱부; 상기 방송 수신 튜너부로부터 수신한 방송 스트림을 튜너의 채널 제어 메시지에 따라 해당 처리부에서 수신하도록 제어하는 인터페이스 변환 FPGA(Field Programmable Gate Array)부; 및 PCI(Peripheral Component Interconnect) 인터페이스만을 갖는 상기 프로세싱부와 SPI 인터페이스 및 I2C 인터페이스만을 지원하는 상기 방송 수신 튜너부간의 인터페이싱을 제공하는 PCI 버스/로컬버스 변환부를 포함하여 구성된다.튜너, IP화, 패킷, 방송, 홈서버, 홈네트워크
Int. CL H04L 12/18 (2014.01) H04L 5/00 (2014.01) H04N 21/436 (2014.01)
CPC H04N 21/4363(2013.01) H04N 21/4363(2013.01) H04N 21/4363(2013.01) H04N 21/4363(2013.01) H04N 21/4363(2013.01)
출원번호/일자 1020060049070 (2006.05.30)
출원인 한국전자통신연구원
등록번호/일자 10-0745681-0000 (2007.07.27)
공개번호/일자 10-2007-0059852 (2007.06.12) 문서열기
공고번호/일자 (20070802) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020050118879   |   2005.12.07
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.05.30)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박완기 대한민국 대전 유성구
2 정연쾌 대한민국 대전 서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인씨엔에스 대한민국 서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2006.05.30 수리 (Accepted) 1-1-2006-0386288-83
2 선행기술조사의뢰서
Request for Prior Art Search		 2007.03.12 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2007.04.11 수리 (Accepted) 9-1-2007-0020526-60
4 등록결정서
Decision to grant		 2007.05.23 발송처리완료 (Completion of Transmission) 9-5-2007-0280731-37
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
다수의 방송 채널로부터 방송 스트림을 수신하는 방송 수신 튜너부;상기 방송 수신 튜너부로부터 수신되는 방송 스트림들을 각각 IP(Internet Protocol) 패킷화를 수행하고, 다수 튜너에서의 방송 채널 선택을 위한 튜너의 제어 신호를 출력하는 프로세싱부;상기 방송 수신 튜너부로부터 수신한 방송 스트림을 튜너의 채널 제어 메시지에 따라 해당 처리부에서 수신하도록 제어하는 인터페이스 변환 FPGA(Field Programmable Gate Array)부; 및PCI(Peripheral Component Interconnect) 인터페이스만을 갖는 상기 프로세싱부와 SPI 인터페이스 및 I2C 인터페이스만을 지원하는 상기 방송 수신 튜너부간의 인터페이싱을 제공하는 PCI 버스/로컬버스 변환부를 포함하는 방송 스트림 데이터 인터넷 프로토콜 패킷화 장치
2 2
제1 항에 있어서, 상기 프로세싱부와 상기 PCI 버스/로컬 버스 변환부는,PCI 버스 인터페이스에 의해 정합되는 것을 특징으로 하는 방송 스트림 데이터 인터넷 프로토콜 패킷화 장치
3 3
제1 항에 있어서, 상기 PCI 버스/로컬 버스 변환부와 상기 인터페이스 변환 FPGA부는,로컬 버스 인터페이스에 의해 정합되는 것을 특징으로 하는 방송 스트림 데이터 인터넷 프로토콜 패킷화 장치
4 4
제1 항에 있어서, 상기 인터페이스 변환 FPGA부와 상기 방송 수신 튜너부는,SPI(Synchronous Parallel Interface)인터페이스에 의해 정합되는 것을 특징으로 하는 방송 스트림 데이터 인터넷 프로토콜 패킷화 장치
5 5
제1 항에 있어서, 상기 인터페이스 변환 FPGA부는,다수의 튜너를 제어하기 위해 입력되는 제어 신호를 I2C(IIC, Inter-Integrated Circuit) 정합부를 통해 수신하여 튜너에서 인식할 수 있는 신호로 변환하여 다수의 튜너부로 송신하는 것을 특징으로 하는 방송 스트림 데이터 인터넷 프로토콜 패킷화 장치
6 6
제1 항 또는 제5 항에 있어서, 상기 인터페이스 변환 FPGA부는,PCI 버스/로컬 버스 변환부로부터 수신되는 해당 튜너 채널 선택신호에 대해 각각의 레지스터에 기록된 정보를 바탕으로 I2C 버스를 구동시켜 채널 선택을 위한 튜너 내부의 레지스터 값을 변경하는 것을 특징으로 하는 방송 스트림 데이터 인터넷 프로토콜 패킷화 장치
7 7
제6 항에 있어서, 상기 인터페이스 변환 FPGA부는, 방송 스트림 버퍼링을 위한 내부 메모리;8비트의 방송 스트림을 32비트 내부 메모리에 쌓기 위한 비트 변환 및 버퍼 제어기;다수의 튜너부로부터 데이터를 8비트로 수신하는 8비트 SPI 정합부;채널 제어를 위한 값이 저장되는 I2C 제어 레지스터들; 및I2C 레지스터들 및 각 칩들을 정합하는 I2C 정합부를 더 포함함을 특징으로 하는 방송 스트림 데이터 인터넷 프로토콜 패킷화 장치
8 8
해당 채널이 설정된 튜너들로부터 8비트 단위로 방송 스트림을 전송받는 단계;입력된 8비트의 방송 스트림 데이터를 8비트/32비트 변환 및 버퍼 제어기의 제어신호에 따라 32비트의 내부 메모리에 쌓는 단계;일정 량(1 프레임)의 방송 스트림이 32비트 내부 메모리에 쌓이면, 인터페이스 변환 FPGA부의 메모리로 저장하는 단계;인터페이스 변환 FPGA부의 내부 메모리에서 저장된 방송 스트림을 읽는 단계; 및읽은 방송 스트림을 IP 패킷화하는 단계를 포함하는 방송 스트림 데이터를 인터넷 프로토콜 패킷화하는 방법
9 9
제8 항에 있어서, 상기 일정 량(1 프레임)의 방송 스트림이 32비트 내부 메모리에 쌓이면, 인터페이스 변환 FPGA부의 메모리로 저장하는 단계에서,32비트 내부 메모리에 방송 스트림이 1 프레임 쌓이면 PCI/로컬 버스 변환부로 알리는 단계;로컬 버스 인터럽트 및 PCI 버스 인터럽트를 통하여 프로세싱부에 읽어갈 방송 스트림이 저장되었음을 알리는 단계; 및인터페이스 변환 FPGA부의 내부 레지스터를 읽어 인터럽트를 발생시킨 로컬 버스 스페이스를 찾는 단계를 더 포함함을 특징으로 하는 방송 스트림 데이터를 인터넷 프로토콜 패킷화하는 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.