1 |
1
지지기판에 의해 지지되는 매립 산화층 상에 실리콘 패턴과 희생 패턴을 형성하는 단계;상기 실리콘 패턴의 양측벽과 각각 접촉되도록 상기 실리콘 패턴의 양측으로 노출되는 상기 매립 산화층 상에 금속막으로 이루어진 소오스 및 드레인 영역을 형성하는 단계;상기 희생 패턴을 제거하여 상기 실리콘 패턴 상부를 노출시키는 단계; 및노출된 상기 실리콘 패턴 상에 게이트 절연막과 게이트 전극을 형성하는 단계를 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
2 |
2
제 1 항에 있어서,상기 게이트 전극을 형성하는 단계 후 상기 게이트 전극의 양측벽에 스페이서를 형성하는 단계를 더 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
3 |
3
제 1 항에 있어서,상기 소오스 및 드레인 영역을 형성하는 단계는, 상기 소오스 및 드레인 영역이 형성될 영역과 대응되는 부위에 개구부를 갖는 감광막 패턴을 형성하는 단계; 및상기 개구부가 매립되도록 상기 금속막을 형성하는 단계를 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
4 |
4
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 금속막은 전이금속 또는 희토류 금속으로 이루어진 쇼트키 장벽 관통 트랜지스터 제조방법
|
5 |
5
제 1 항에 있어서, 상기 소오스 및 드레인 영역을 형성하는 단계 후, 상기 소오스 및 드레인 영역 상에 보호막을 형성하는 단계를 더 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
6 |
6
제 5 항에 있어서, 상기 보호막은 탄탈륨으로 형성하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
7 |
7
제 1 항, 제 5 항 또는 제 6 항 중 어느 한 항에 있어서, 상기 희생 패턴은 텅스텐으로 형성하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
8 |
8
제 7 항에 있어서, 상기 희생 패턴을 제거하는 단계는 과산화 수소를 이용하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
9 |
9
제 8 항에 있어서, 상기 과산화 수소는 50~200℃의 온도로 가열된 쇼트키 장벽 관통 트랜지스터 제조방법
|
10 |
10
제 1 항에 있어서, 상기 소오스 및 드레인 영역을 형성하는 단계 전, 상기 매립 산화층 상에 접착층을 형성하는 단계를 더 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
11 |
11
제 10 항에 있어서, 상기 접착층은 크롬 또는 탄탈륨으로 형성하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
12 |
12
제 1 항 또는 제 2 항에 있어서, 상기 소오스 및 드레인 영역을 형성하는 단계 후, 상기 소오스 및 드레인 영역의 금속막과 상기 실리콘 패턴의 실리콘을 반응시켜 경계지역에 금속 실리사이드를 형성하기 위해 열처리 공정을 실시하는 단계를 더 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
13 |
13
제 1 항 또는 제 2 항에 있어서, 상기 희생 패턴을 제거하여 상기 실리콘 패턴 상부를 노출시키는 단계 후, 상기 소오스 및 드레인 영역의 금속막과 상기 실리콘 패턴의 실리콘을 반응시켜 경계지역에 금속 실리사이드를 형성하기 위해 열처리 공정을 실시하는 단계를 더 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
14 |
14
제 1 항 또는 제 2 항에 있어서, 상기 게이트 전극을 형성하는 단계 후, 상기 소오스 및 드레인 영역의 금속막과 상기 실리콘 패턴의 실리콘을 반응시켜 경계지역에 금속 실리사이드를 형성하기 위해 열처리 공정을 실시하는 단계를 더 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|