| 1 |
1
제1 정 포트, 제1 부 포트, 제2 정 보트 및 제2 부 포트를 구비하는 자이레이터로서,정 입력단에 제1 정 포트가, 부 입력단에 상기 제1 부 포트가, 출력단에 상기 제2 부 포트가 연결된 제1 평행 변환셀;정 입력단에 제1 부 포트가, 부 입력단에 상기 제1 정 포트가, 출력단에 상기 제2 정 포트가 연결된 제2 평행 변환셀;정 입력단이 상기 제2 평행 변환셀의 출력단에 연결되며, 부 입력단이 접지 전압단에 연결되며, 출력단이 상기 제1 평행 변환셀의 출력단에 연결되는 제1 교차 피드백 변환셀; 정 입력단이 상기 제1 평행 변환셀의 출력단에 연결되며, 부 입력단이 접지 전압단에 연결되며, 출력단이 상기 제2 평행 변환셀의 출력단에 연결되는 제2 교차 피드백 변환셀;정 입력단에 제2 정 포트가, 부 입력단에 상기 제2 부 포트가, 출력단에 상기 제1 정 포트가 연결된 제3 평행 변환셀;정 입력단에 제2 부 포트가, 부 입력단에 상기 제2 정 포트가, 출력단에 상기 제1 부 포트가 연결된 제4 평행 변환셀;정 입력단이 상기 제4 평행 변환셀의 출력단에 연결되며, 부 입력단이 접지 전압단에 연결되며, 출력단이 상기 제3 평행 변환셀의 출력단에 연결되는 제3 교차 피드백 변환셀; 및 정 입력단이 상기 제3 평행 변환셀의 출력단에 연결되며, 부 입력단이 접지 전압단에 연결되며, 출력단이 상기 제4 평행 변환셀의 출력단에 연결되는 제4 교차 피드백 변환셀을 포함하는 자이레이터
|
| 2 |
2
제1항에 있어서,정 입력단이 상기 제1 평행 변환셀의 출력단에 연결되며, 부 입력단이 접지 전압단에 연결되며, 출력단이 정 입력단에 피드백되는 제1 자가 피드백 변환셀; 정 입력단이 상기 제2 평행 변환셀의 출력단에 연결되며, 부 입력단이 접지 전압단에 연결되며, 출력단이 정 입력단에 피드백되는 제2 자가 피드백 변환셀;정 입력단이 상기 제3 평행 변환셀의 출력단에 연결되며, 부 입력단이 접지 전압단에 연결되며, 출력단이 정 입력단에 피드백되는 제3 자가 피드백 변환셀; 및정 입력단이 상기 제4 평행 변환셀의 출력단에 연결되며, 부 입력단이 접지 전압단에 연결되며, 출력단이 정 입력단에 피드백되는 제4 자가 피드백 변환셀을 더 포함하는 것을 특징으로 하는 자이레이터
|
| 3 |
3
제1항 또는 제2항에 있어서, 상기 각 변환셀들은,정 입력단으로 인가되는 전압과 부 입력단으로 인가되는 전압의 차이에 비례하는 전류를 출력단에서 출력하는 것을 특징으로 하는 자이레이터
|
| 4 |
4
제1항에 있어서,상기 제1 평행 변환셀 내지 제4 평행 변환셀의 트랜스컨덕턴스 및 출력 어드미턴스는 서로 동일하며, 상기 제1 교차 피드백 변환셀 내지 제4 교차 피드백 변환셀의 트랜스컨덕턴스 및 출력 어드미턴스는 서로 동일한 것을 특징으로 하는 자이레이터
|
| 5 |
5
제4항에 있어서,상기 제1 평행 변환셀 내지 제4 평행 변환셀 및 상기 제1 교차 피드백 변환셀 내지 제4 교차 피드백 변환셀의 트랜스컨덕턴스 및 출력 어드미턴스는 모두 동일한 것을 특징으로 하는 자이레이터
|
| 6 |
6
제2항에 있어서,상기 제1 평행 변환셀 내지 제4 평행 변환셀의 트랜스컨덕턴스 및 출력 어드미턴스는 서로 동일하며, 상기 제1 자가 피드백 변환셀 내지 제4 자가 피드백 변환셀의 트랜스컨덕턴스 및 출력 어드미턴스는 서로 동일하며, 상기 제1 교차 피드백 변환셀 내지 제4 교차 피드백 변환셀의 트랜스컨덕턴스 및 출력 어드미턴스는 서로 동일한 것을 특징으로 하는 자이레이터
|
| 7 |
7
제6항에 있어서,상기 제1 평행 변환셀 내지 제4 평행 변환셀과, 상기 제1 자가 피드백 변환셀 내지 제4 자가 피드백 변환셀과, 상기 제1 교차 피드백 변환셀 내지 제4 교차 피드백 변환셀의 트랜스컨덕턴스는 모두 동일하며, 상기 제1 평행 변환셀 내지 제4 평행 변환셀과, 상기 제1 자가 피드백 변환셀 내지 제4 자가 피드백 변환셀과, 상기 제1 교차 피드백 변환셀 내지 제4 교차 피드백 변환셀의 출력 어드미턴스는 모두 동일한 것을 특징으로 하는 자이레이터
|
| 8 |
8
제1항 또는 제2항에 있어서, 각 변환셀은,2개의 전류 경로에 흐르는 전류량을 동일하게 강제하기 위한 1쌍의 미러 트랜지스터; 상기 2개의 각 전류 경로를 형성하며 게이트로 정 입력신호 또는 부 입력신호를 각각 입력받는 정 입력 트랜지스터와 부 입력 트랜지스터; 및 바이어스 전압을 인가받아 상기 정 입력 트랜지스터와 상기 부 입력 트랜지스터에 동일한 크기의 바이어스 전류를 공급하는 바이어스 트랜지스터를 포함하는 것을 특징으로 하는 자이레이터
|
