| 1 |
1
일 영역이 식각된 기판;
상기 기판의 상부에 형성된 소스 전극 및 드레인 전극;
상기 식각된 영역에 인접되는 두 개의 기둥 형상을 가지도록 상기 기판의 상부에 형성된 제1 보호막;
상기 소스 전극, 드레인 전극, 및 제1 보호막의 측면에 형성된 제2 보호막; 및
상기 식각된 영역의 상부에 형성되며 상기 제1 보호막 및 제2 보호막의 측면에 의해 하단부가 지지되는 지지부와, 상기 지지부와 일체로 형성되어 일정한 단면적을 갖는 머리부로 이루어지는 티형 게이트 전극을 포함하며,
상기 지지부는
상기 제1 보호막 및 제2 보호막에 지지되지 않으며, 상기 하단부보다 넓은 폭을 가지는 상단부를 가지는 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,
상기 기판은 반절연 갈륨비소 층과, 상기 갈륨비소층 위에 성장된 에피성장층으로 이루어지는 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자
|
| 5 |
5
제1항에 있어서, 상기 제1 보호막 및 제2 보호막은
실리콘 질화막으로 구현되는 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자
|
| 6 |
6
제1항에 있어서, 상기 제1 보호막 및 제2 보호막은
실리콘 산화막으로 이루어지는 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자
|
| 7 |
7
삭제
|
| 8 |
8
제1항에 있어서,
상기 제1보호막은 300~600 Å의 범위의 두께로 형성되는 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자
|
| 9 |
9
제1항에 있어서,
상기 제2 보호막은 100~250 Å 범위의 두께로 형성되는 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자
|
| 10 |
10
기판의 상부에 소스 전극과 드레인 전극을 형성하는 단계;
상기 기판의 상부에 두 개의 기둥 형상을 갖도록 제1 보호막을 형성하는 단계;
상기 소스 전극, 드레인 전극 및 제1 보호막의 측면에 제2 보호막을 형성하는 단계;
상기 제1 보호막 및 제2 보호막으로 이루어진 두 개의 기둥 사이의 기판의 일 영역을 식각한 후, 상기 식각된 영역의 상부에 상기 제1 보호막 및 제2 보호막의 측면에 의해 하단부가 지지되는 지지부와 상기 지지부와 일체로 형성되어 일정한 단면적을 갖는 머리부로 이루어지는 티형 게이트 전극을 형성하는 단계를 포함하며,
상기 지지부는
상기 제1 보호막 및 제2 보호막에 지지되지 않으며, 상기 하단부보다 넓은 폭을 가지는 상단부를 가지는 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자의 제조 방법
|
| 11 |
11
제10항에 있어서,
상기 기판은 반 절연 갈륨비소 층위에 에피성장층이 형성되어 있는 것임을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자의 제조 방법
|
| 12 |
12
제11항에 있어서,
상기 제1 보호막 및 제2 보호막은 실리콘 질화막인 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자의 제조 방법
|
| 13 |
13
제12항에 있어서,
상기 제1 보호막 및 제2 보호막은 실리콘 산화막인 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자의 제조 방법
|
| 14 |
14
제10항에 있어서, 상기 제1 보호막을 형성하는 단계는,
상기 기판 상부에 제1 보호막을 형성하는 단계;
상기 제1 보호막의 상부에 단일층의 형상 반전용 제1 감광막을 도포하는 단계;
상기 제1 감광막에 베이킹 공정, 기 설정된 선폭의 영역에 대한 노광 공정을 수행하는 단계;
상기 제1 감광막에 형상 반전 베이킹 공정과, 전면 노광, 및 현상 공정을 실시하여, 기 설정된 제1 선폭의 제1 감광막만을 잔류시키는 단계;
상기 잔류된 제1 감광막을 식각 마스크로 하여, 상기 제1 보호막을 비등방적으로 건식 식각하여 상기 식각 마스크로 보호된 부분을 제외한 나머지의 부분의 기판을 노출시키는 단계;
상기 잔류된 제1 감광막을 제거하는 단계;
상기 기판 및 제거되지 않은 제1 보호막의 상부에 제2 감광막을 도포하는 단계;
상기 제2 감광막에 베이킹 공정, 전자빔 조사, 및 현상 공정을 수행하여, 상기 제1 보호막을 제2 선폭으로 노출시키는 단계;
상기 제1 보호막의 노출된 부분을 비등방적으로 식각하여 기판을 노출하는 단계; 및
상기 제2 감광막을 제거하는 단계로 이루어지는 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자의 제조 방법
|
| 15 |
15
제10항에 있어서, 상기 제2 보호막을 형성하는 단계는,
상기 소스 전극, 드레인 전극 및 제1 보호막 전 표면에 제2 보호막을 형성하는 단계; 및
반응성 이온 식각 방법을 포함하는 건식 식각 공정을 통해, 상기 소스 전극, 드레인 전극 및 제1 보호막의 측면에 형성된 제2 보호막을 남기고 나머지 부분은 제거하는 단계를 포함하는 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자의 제조 방법
|
| 16 |
16
삭제
|
| 17 |
17
제10항에 있어서, 상기 티형 게이트 전극을 형성하는 단계는,
상기 기판에 이중층 또는 삼중층의 전자빔 레지스트를 형성하고, 상기 제1 보호막 및 제2 보호막으로 이루어진 두 개의 기둥 사이의 티형 게이트 전극의 지지부와 머리부가 위치할 부분의 전자빔 레지스트를 제거하는 단계;
상기 전자빔 레지스트 제거에 의해 노출된 제1 보호막 사이의 기판을 건식식각을 이용하여 리세스 식각하는 단계; 및
상기 리세스 식각된 기판의 상부에 게이트 전극용 금속을 증착하고 상기 이중충 또는 삼중층 전자빔 레지스트 및 상기 전자빔 레지스트 위에 증착된 금속층을 제거하는 단계로 이루어지는 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자의 제조 방법
|
| 18 |
18
삭제
|
| 19 |
19
제17항에 있어서,
상기 제1보호막은 300~600 Å의 범위의 두께로 형성되는 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자의 제조 방법
|
| 20 |
20
제10항에 있어서,
상기 제2 보호막은 100~250 Å 범위의 두께로 형성되는 것을 특징으로 하는 티형 게이트 전극을 구비한 반도체 소자의 제조 방법
|
| 21 |
21
제14항에 있어서,
상기 제1 선폭은, 0
|
