1 |
1
일정 비트로 형성된 마스터키를 사용하여 암호화 및 복호화 연산의 수행에 필요한 복수의 라운드키를 생성하는 라운드키 생성부;
입력값의 비트 수에 대응되는 라운드 연산의 횟수에 비례하는 개수로 마련되며, 상기 각 라운드키와 상기 입력값을 입력받아 라운드 연산을 수행하는 제1 내지 제n 라운드부; 및
상기 제1 내지 제n 라운드부 사이에 각각 설치되어 이전 라운드부의 출력값을 다음 라운드부의 입력값으로 전달하는 제1 내지 제n-1 파이프라인 레지스터를 포함하며,
상기 제1 내지 제n 라운드부는 각각 치환 연산을 수행하는 치환부를 포함하고, 상기 치환부는, 대치박스 S1 및 역대치박스 S1-1 연산을 수행하는 제1Sbox 연산부와, 대치박스 S2 및 역대치박스 S2-1연산을 수행하는 제2Sbox 연산부와, 상기 제1Sbox 연산부와 상기 제2Sbox 연산부의 동작을 제어하는 제어부를 각각 포함하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치
|
2 |
2
제 1 항에 있어서,
상기 제1 내지 제n 라운드부는, 입력값이 128비트인 경우에는 12개, 입력값이 192비트인 경우에는 14개, 입력값이 256비트인 경우에는 16개로 각각 구성되는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치
|
3 |
3
제 1 항에 있어서,
상기 제1 라운드부는,
평문 또는 암호문과 상기 마스터키로부터 생성된 제1키 중 출력되는 값을 선택하는 제1다중화기;
키 초기화 상수와, 상기 라운드키 생성부로부터 생성된 제1라운드키 중 출력되는 값을 선택하는 제2다중화기;
상기 제1다중화기와 제2다중화기를 통해 입력된 값들을 비트 단위로 배타적 논리합 연산을 수행하는 제1XOR기;
상기 제1XOR기로부터의 출력값을 치환연산하는 치환부;
상기 치환부로부터의 출력값을 확산연산하는 확산부; 및
상기 확산부로부터의 출력값과 상기 마스터키로부터 생성된 제2키를 배타적 논리합 연산하여 키 초기값을 출력하는 제2XOR기;를 포함하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치
|
4 |
4
제 1 항에 있어서,
상기 제2 및 제3 라운드부는 각각,
키 초기화 상수와 상기 라운드키 생성부에서 대응하는 라운드부에 부합되도록 생성된 라운드키를 입력받아 출력되는 값을 선택하는 제1다중화기;
이전 라운드부에서의 결과값과 상기 제1다중화기로부터의 값을 배타적 논리합 연산하는 제1XOR기;
상기 제1XOR기의 출력값을 치환 연산하는 치환부;
상기 치환부의 출력값을 치환 연산하는 확산부; 및
상기 확산부로부터의 출력값과, 제1키 또는 키 초기값을 배타적 논리합 연산하여 키 초기값을 출력하는 제2XOR기;를 포함하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치
|
5 |
5
제 1 항에 있어서,
상기 제n 라운드부는,
이전 라운드부의 결과값과 상기 라운드키 생성부에서 대응하는 라운드부에 부합되도록 생성된 라운드키를 배타적 논리합 연산하는 제1XOR기;
상기 제1XOR기의 출력값을 치환 연산하는 치환부; 및
상기 치환부로부터의 출력값과 상기 라운드키 생성부에서 생성된 마지막 라운드키를 배타적 논리합 연산하여 최종 출력값을 출력하는 제2XOR기;를 포함하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치
|
6 |
6
제 1 항에 있어서,
상기 제4 내지 제n-1 라운드부는 각각,
이전 라운드부의 결과값과, 상기 라운드키 생성부에서 대응하는 라운드부에 부합되도록 생성된 라운드키를 배타적 논리합 연산하는 XOR기;
상기 XOR기의 출력값을 치환 연산하는 치환부; 및
상기 치환부의 출력값을 확산 연산하는 확산부;를 포함하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치
|
7 |
7
제 1 항에 있어서,
상기 제1Sbox 연산부는,
입력값의 역대치박스를 구하는 제1 역아핀변환부와,
입력값과 상기 제1 역아핀변환부의 결과값을 입력받아 출력되는 값을 선택하는 제1다중화기와,
입력값 및/또는 상기 제1 역아핀변환부의 결과값에 대해 GF(28)역원을 계산하는 제1 유한체역원연산부와,
상기 제1 유한체역원연산부의 결과값의 대치박스를 구하는 제1 아핀변환부와,
상기 제1 아핀변환부의 결과값과 상기 제1 유한체역원연산부의 결과값을 입력받아 상기 제1Sbox 연산부 또는 상기 제2Sbox의 결과값을 선택하여 출력하는 제2다중화기를 포함하고,
상기 제2Sbox 연산부는,
입력값의 역대치박스를 구하는 제2 역아핀변환부와,
입력값과 상기 제2 역아핀변환부의 결과값을 입력받아 출력되는 값을 선택하는 제3다중화기와,
입력값 및/또는 상기 제2 역아핀변환부의 결과값에 대해 GF(28)역원을 계산하는 제2 유한체역원연산부와,
상기 제2 유한체역원연산부의 결과값의 대치박스를 구하는 제2 아핀변환부와,
상기 제2 아핀변환부의 결과값과 상기 제2 유한체역원연산부의 결과값을 입력받아 상기 제1Sbox 연산부 또는 상기 제2Sbox의 결과값을 선택하여 출력하는 제4다중화기를 포함하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치
|
8 |
8
제 7 항에 있어서,
상기 제1 및 제2 유한체역원연산부는 각각,
GF(24) isomorphic 매핑 함수를 이용하여 입력값을 연산하는 Map(x) 함수부;
상기 Map(x) 함수부의 출력값에 대해 GF(24)에서의 제곱연산을 수행하는 제1 및 제2제곱기;
상기 Map(x) 함수부의 출력값을 입력받아 GF(24)에서의 곱셈연산을 수행하는 제1곱셈기;
상기 Map(x) 함수부의 출력값을 입력받아 GF(24)에서의 덧셈연산을 수행하는 제1덧셈기;
상기 제1제곱기의 출력값을 입력받아 GF(24)에서의 상수 {e}에 대한 곱셈연산을 수행하는 상수 곱셈기;
상기 상수 곱셈기의 출력값과 상기 제2제곱기로부터의 출력값을 입력받아 배타적 논리합 연산을 수행하는 제2덧셈기;
상기 제2덧셈기의 출력값과 상기 제1곱셈기의 출력값을 입력받아 배타적 논리합 연산을 수행하는 제3덧셈기;
상기 제3덧셈기로부터의 출력값을 입력받아 GF(24)에서의 역원연산을 수행하는 역원기;
상기 Map(x) 함수부의 결과값과 상기 역원기로부터의 결과값을 입력받아 곱셈연산을 수행하는 제2곱셈기;
상기 제1덧셈기의 결과값과 상기 역원기의 결과값을 입력받아 곱셈연산을 수행하는 제3곱셈기; 및
상기 제2곱셈기와 상기 제3곱셈기의 결과값을 입력받아 GF(24)2 isomorphic 매핑 함수에 의해 연산하는 Map-1(x) 함수부;를 포함하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치
|
9 |
9
제 8 항에 있어서,
상기 Map-1(x) 함수부와 상기 제1아핀변환부가 통합되어 제1통합부를 형성하고, 상기 Map(x) 함수부와 상기 제1역아핀변환부가 통합되어 제2통합부를 형성하고, 상기 Map-1(x) 함수부와 상기 제2아핀변환부가 통합되어 제3통합부를 형성하고, 상기 Map(x) 함수부와 상기 제2역아핀변환부가 통합되어 제4통합부를 형성하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치
|
10 |
10
제 8 항에 있어서,
상기 제1 내지 제n 라운드부는 각각, 2단, 3단, 4단으로 구분된 서브파이프라인 레지스터가 배치되어 있으며;
2단의 서브파이프라인 레지스터는 상기 역원기 이후에 배치되고, 3단의 제1서브파이프라인 레지스터는 상기 역원기 이전에, 제2서브파이프라인 레지스터는 제2 및 제3곱셈기 이후에 배치되고, 4단의 제1서브파이프라인 레지스터는 상기 상수 곱셈기 이전에, 제2서브파이프라인 레지스터는 역원기 이후에, 제3서브파이프라인 레지스터는 확산부 이전에 배치되는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치
|
11 |
11
제 8 항에 있어서,
상기 Map(x) 함수부는 입력값에 대하여 다음의 수학식 5에 대한 연산결과를 출력하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치:
[수학식 5]
|
12 |
12
제 8 항에 있어서,
상기 Map-1(x) 함수부는 입력값에 대하여 다음의 수학식 6에 대한 연산 결과를 출력하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치:
[수학식 6]
|
13 |
13
제 9 항에 있어서,
상기 제1통합부는 입력값에 대하여 하기의 수학식에 대한 연산 결과를 출력하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치:
|
14 |
14
제 9 항에 있어서,
상기 제2통합부는 입력값에 대하여 하기의 수학식에 대한 연산 결과를 출력하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치:
|
15 |
15
제 9 항에 있어서
상기 제3통합부는 입력값에 대하여 하기의 수학식에 대한 연산 결과를 출력하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치:
|
16 |
16
제 9 항에 있어서
상기 제4통합부는 입력값에 대하여 하기의 수학식에 대한 연산 결과를 출력하는 것을 특징으로 하는 고속처리 가능한 아리아 암복호화 장치:
|