요약 | 적층형 패키지의 3차원 수직 연결(vertical interconnection)을 위한 쓰루 비아(through via) 형성 방식을 개선한 패키지 제조 방법이 개시된다. 본 발명의 적층형 패키지의 제조 방법은, 웨이퍼 하면에 비아 코어(via core) 형성을 위한 시드(seed) 층을 형성하는 단계; 상기 웨이퍼에 상하 관통된 적어도 하나의 비아 홀(via hole)을 형성하는 단계; 상기 비아 홀 내에 비아 코어를 형성하는 단계; 상기 비아 홀과 상기 비아 코어 사이를 절연하는 단계; 및 상기 절연 후 상기 웨이퍼 하면에 형성된 시드 층을 제거하는 단계;를 포함한다. 이에 의해 제조된 적층형 패키지는 고속 신호전송에 적합한 특징을 갖는다. |
---|---|
Int. CL | H01L 23/12 (2006.01) |
CPC | |
출원번호/일자 | 1020080081330 (2008.08.20) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-1025013-0000 (2011.03.18) |
공개번호/일자 | 10-2010-0022690 (2010.03.03) 문서열기 |
공고번호/일자 | (20110325) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2008.08.20) |
심사청구항수 | 21 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국전자통신연구원 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 임권섭 | 대한민국 | 광주시 북구 |
2 | 강현서 | 대한민국 | 광주 광산구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 유경열 | 대한민국 | 서울특별시 강남구 테헤란로*길 **, *층 ***호실(역삼동, 청원빌딩)(특허법인 신지) |
2 | 천성훈 | 대한민국 | 서울특별시 서초구 마방로*길 **-**, *층(양재동, 서흥빌딩)(청신국제특허법률사무소) |
3 | 특허법인 신지 | 대한민국 | 서울특별시 강남구 테헤란로*길 **, *층 ***호실(역삼동, 청원빌딩) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 주식회사 감마스펙트라 | 대구광역시 달서구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2008.08.20 | 수리 (Accepted) | 1-1-2008-0592707-13 |
2 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2009.08.04 | 수리 (Accepted) | 4-1-2009-5150899-36 |
3 | 선행기술조사의뢰서 Request for Prior Art Search |
2010.03.16 | 수리 (Accepted) | 9-1-9999-9999999-89 |
4 | 선행기술조사보고서 Report of Prior Art Search |
2010.04.07 | 수리 (Accepted) | 9-1-2010-0020067-08 |
5 | 의견제출통지서 Notification of reason for refusal |
2010.05.19 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0212286-86 |
6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2010.07.14 | 수리 (Accepted) | 1-1-2010-0455247-46 |
7 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2010.07.14 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2010-0455246-01 |
8 | 최후의견제출통지서 Notification of reason for final refusal |
2010.11.19 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0526188-30 |
9 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2011.01.17 | 수리 (Accepted) | 1-1-2011-0038082-29 |
10 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2011.01.17 | 보정승인 (Acceptance of amendment) | 1-1-2011-0038080-38 |
11 | 등록결정서 Decision to grant |
2011.03.15 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0142339-77 |
12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2015.02.02 | 수리 (Accepted) | 4-1-2015-0006137-44 |
번호 | 청구항 |
---|---|
1 |
1 웨이퍼 하면에 비아 코어(via core) 형성을 위해 적어도 하나의 홀이 형성된 시드 층을 형성하는 단계; 상기 웨이퍼에 상하 관통된 적어도 하나의 비아 홀을 형성하는 단계; 상기 비아 홀 내에 비아 코어를 형성하는 단계; 상기 시드층에 형성된 적어도 하나의 홀을 통해 상기 비아 홀과 상기 비아 코어 사이를 절연하는 단계; 및 상기 절연 후 상기 웨이퍼 하면에 형성된 시드 층을 제거하는 단계;를 포함하되, 상기 절연 단계는 상기 시드층에 형성된 적어도 하나의 홀은 통해 상기 비아홀과 상기 비아코어 사이를 절연 물질로 충진하는 것임을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조방법 |
2 |
2 제1항에 있어서, 상기 시드 층 형성 단계 이전에 상기 웨이퍼가 특정 두께가 되도록 제작하는 단계; 를 더 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
3 |
3 제2항에 있어서, 상기 제작 단계는, 화학 기계적 연마, 건식 식각, 습식 식각 기술 중 어느 하나의 기술을 이용하여 상기 웨이퍼를 특정 두께로 제작하는 것임을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
4 |
4 제1항에 있어서, 상기 시드 층 하면에 핸들러를 접착하는 단계; 및 상기 절연 단계 이후에 상기 핸들러를 제거하는 단계; 를 더 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
5 |
5 제1항에 있어서, 상기 비아 홀 형성 단계는 : 상기 웨이퍼에 마스크를 증착하는 단계; 비아 홀 형성을 위해 상기 증착된 마스크를 패터닝하는 단계; 상기 마스크 패터닝 후 심도 반응성 이온 에칭 방식을 이용하여 비아 홀을 형성하는 단계; 및 상기 비아 홀 형성 후 상기 증착된 마스크를 제거하는 단계; 를 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
6 |
6 제1항에 있어서, 상기 비아 홀 형성 단계는, 레이저 드릴링을 이용하여 비아 홀을 형성하는 것임을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
7 |
7 제1항에 있어서, 상기 비아 코어 형성 단계는 : 상기 비아 홀 형성 후 상기 웨이퍼에 포토레지스트를 도포하고 패터닝하여 상기 비아 홀 내에 비아 코어 형성을 위한 포토레지스트 홀을 형성하는 단계; 상기 포토레지스트 홀의 아래에서 위 방향으로 도금하여 비아 코어를 형성하는 단계; 및 상기 비아 코어 형성 후 상기 도포된 포토레지스트를 제거하는 단계; 를 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
8 |
8 제7항에 있어서, 상기 비아 홀 형성 후 및 상기 비아 코어 형성 이전에, 상기 웨이퍼 상면에 그라운드 층을 형성하는 단계; 를 더 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
9 |
9 제7항에 있어서, 상기 비아 홀 형성 후 및 상기 비아 코어 형성 이전에, 상기 웨이퍼의 상면 및 상기 비아 홀의 측면과 바닥면에 시드 층을 형성하는 단계; 를 더 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
10 |
10 제1항에 있어서, 상기 비아 코어 형성 단계는 : 상기 비아 홀 형성 후 상기 웨이퍼에 포토레지스트를 도포하고 패터닝하여 상기 비아 홀 내에 비아 코어 형성을 위한 포토레지스트 홀을 형성하는 단계; 상기 포토레지스트 홀에 솔더 페이스트를 채워 비아 코어를 형성하는 단계; 및 상기 비아 코어 형성 후 상기 도포된 포토레지스트를 제거하는 단계; 를 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
11 |
11 제10항에 있어서, 상기 비아 홀 형성 후 및 상기 비아 코어 형성 이전에, 상기 웨이퍼 상면에 그라운드 층을 형성하는 단계; 를 더 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
12 |
12 제10항에 있어서, 상기 비아 홀 형성 후 및 상기 비아 코어 형성 이전에, 상기 웨이퍼의 상면 및 상기 비아 홀의 측면과 바닥면에 시드 층을 형성하는 단계; 를 더 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
13 |
13 삭제 |
14 |
14 제 1항에 있어서, 상기 웨이퍼 하면에 형성된 시드 층은, 상기 비아 홀에 노출된 상하 관통된 적어도 하나의 홀을 포함하며, 상기 절연 단계는, 상기 시드 층에 형성된 홀을 이용하여 절연 물질을 상기 시드 층 아래에서 석션하는 것임을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
15 |
15 제 1항에 있어서, 상기 절연 단계에 의해 상기 비아 코어 상면에 형성된 절연 물질을 제거하는 단계; 를 더 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
16 |
16 제1항에 있어서, 상기 시드 층 제거 단계는, 상기 웨이퍼를 이면 연마(back grinding)함에 의해 상기 시드 층을 제거하는 것임을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
17 |
17 제1항에 있어서, 상기 절연 단계에 의해 형성된 절연층 상에 상기 비아 코어와 접촉되는 전송 선로 또는 비아 패드를 형성하는 단계; 를 더 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
18 |
18 제17항에 있어서, 상기 전송 선로 또는 비아 패드 형성 단계는, 상기 전송 선로 또는 비아 패드를 범핑 하지 금속 형태로 제작하는 것임을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
19 |
19 제1항에 있어서, 상기 절연 단계에 의해 형성된 절연층 상에 박막 공정을 이용하여 전기 배선, 수동 혹은 능동 소자를 내장하거나 집적하는 단계; 를 더 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
20 |
20 제1항에 있어서, 상기 시드 층이 제거된 웨이퍼 하면에 상기 비아 코어와 접촉되는 비아 패드를 형성하는 단계; 를 더 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
21 |
21 제20항에 있어서, 상기 비아 패드 형성 단계는, 상기 비아 패드를 범핑 하지 금속 형태로 제작하는 것임을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
22 |
22 제20항에 있어서, 상기 비아 패드와 타 적층형 패키지의 비아 패드에 솔더 볼을 본딩하여 상기 적층형 패키지와 상기 타 적층형 패키지를 수직 연결하는 단계; 를 더 포함하는 것을 특징으로 하는 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US07994041 | US | 미국 | FAMILY |
2 | US20100047967 | US | 미국 | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US2010047967 | US | 미국 | DOCDBFAMILY |
2 | US7994041 | US | 미국 | DOCDBFAMILY |
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 교육과학기술부 | 한국전자통신연구원 | 광통신 및 센서노드를 위한 융합 SOP기술 개발 |
특허 등록번호 | 10-1025013-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20080820 출원 번호 : 1020080081330 공고 연월일 : 20110325 공고 번호 : 특허결정(심결)연월일 : 20110315 청구범위의 항수 : 21 유별 : H01L 23/12 발명의 명칭 : 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 존속기간(예정)만료일 : 20170319 |
순위번호 | 사항 |
---|---|
1 |
(권리자) 한국전자통신연구원 대전광역시 유성구... |
2 |
(의무자) 한국전자통신연구원 대전광역시 유성구... |
2 |
(권리자) 주식회사 감마스펙트라 대구광역시 달서구... |
제 1 - 3 년분 | 금 액 | 432,000 원 | 2011년 03월 21일 | 납입 |
제 4 년분 | 금 액 | 502,000 원 | 2014년 03월 03일 | 납입 |
제 5 년분 | 금 액 | 502,000 원 | 2015년 02월 16일 | 납입 |
제 6 년분 | 금 액 | 502,000 원 | 2016년 03월 17일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2008.08.20 | 수리 (Accepted) | 1-1-2008-0592707-13 |
2 | 출원인정보변경(경정)신고서 | 2009.08.04 | 수리 (Accepted) | 4-1-2009-5150899-36 |
3 | 선행기술조사의뢰서 | 2010.03.16 | 수리 (Accepted) | 9-1-9999-9999999-89 |
4 | 선행기술조사보고서 | 2010.04.07 | 수리 (Accepted) | 9-1-2010-0020067-08 |
5 | 의견제출통지서 | 2010.05.19 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0212286-86 |
6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2010.07.14 | 수리 (Accepted) | 1-1-2010-0455247-46 |
7 | [명세서등 보정]보정서 | 2010.07.14 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2010-0455246-01 |
8 | 최후의견제출통지서 | 2010.11.19 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0526188-30 |
9 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2011.01.17 | 수리 (Accepted) | 1-1-2011-0038082-29 |
10 | [명세서등 보정]보정서 | 2011.01.17 | 보정승인 (Acceptance of amendment) | 1-1-2011-0038080-38 |
11 | 등록결정서 | 2011.03.15 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0142339-77 |
12 | 출원인정보변경(경정)신고서 | 2015.02.02 | 수리 (Accepted) | 4-1-2015-0006137-44 |
기술정보가 없습니다 |
---|
과제고유번호 | 1415104367 |
---|---|
세부과제번호 | 09ZH1140 |
연구과제명 | 광통신및센서노드를위한융합SOP기술개발 |
성과구분 | 등록 |
부처명 | 지식경제부 |
연구관리전문기관명 | 산업기술연구회 |
연구주관기관명 | 한국전자통신연구원 |
성과제출연도 | 2009 |
연구기간 | 200801~201112 |
기여율 | 1 |
연구개발단계명 | 개발연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1415092169 |
---|---|
세부과제번호 | 08ZT1200 |
연구과제명 | 광통신및센서노드를위한융합SOP기술개발 |
성과구분 | 출원 |
부처명 | 지식경제부 |
연구관리전문기관명 | 지식경제부 |
연구주관기관명 | 한국전자통신연구원 |
성과제출연도 | 2008 |
연구기간 | 200801~201112 |
기여율 | 1 |
연구개발단계명 | 개발연구 |
6T분류명 | IT(정보기술) |
[1020130010044] | 다중 빔 안테나 어레이를 갖는 감지 장치 | 새창보기 |
---|---|---|
[1020100083473] | 고이득 및 광대역 특성을 갖는 마이크로스트립 패치 안테나 | 새창보기 |
[1020090123337] | 다중 빔 안테나 어레이를 갖는 감지 장치 | 새창보기 |
[1020090116785] | 3차원 인터커넥션 구조 및 그 제조 방법 | 새창보기 |
[1020090107547] | 양방향 광 서브어셈블리 | 새창보기 |
[1020090100861] | 표면실장형 다파장 필터 모듈 | 새창보기 |
[1020090099815] | 광도파로 및 양방향 광송수신 장치 | 새창보기 |
[1020090095342] | 다중화/역다중화용 광 필터 제조방법 | 새창보기 |
[1020090078819] | 양방향 광송수신 모듈 | 새창보기 |
[1020080120131] | 관통 비아 제조 방법 | 새창보기 |
[1020080120117] | 광도파로 및 양방향 광송수신 장치 | 새창보기 |
[1020080117385] | 후막 절연 구조를 갖는 쓰루 웨이퍼 비아 형성 방법 | 새창보기 |
[1020080096979] | 양방향 광송수신 장치 | 새창보기 |
[1020080093255] | 고이득 및 광대역 특성을 갖는 마이크로스트립 패치 안테나 | 새창보기 |
[1020080081330] | 쓰루 비아 형성 방식을 개선한 적층형 패키지의 제조 방법 | 새창보기 |
[1020080071175] | 광 경로 변환을 위한 광 도파로 장치 및 광 통신 모듈 장치 | 새창보기 |
[KST2015083688][한국전자통신연구원] | 테라헤르츠파 소자의 패키징 장치 | 새창보기 |
---|---|---|
[KST2015084617][한국전자통신연구원] | 초광대역 시스템 온 패키지 및 그 제조 방법 | 새창보기 |
[KST2015097822][한국전자통신연구원] | DBC 기판 및 전력 반도체 모듈 | 새창보기 |
[KST2015087767][한국전자통신연구원] | 초고주파 단일 집적회로용 초광대역 밀봉 표면 실장 패키지 | 새창보기 |
[KST2019002948][한국전자통신연구원] | 반도체 장치 및 이의 제조 방법 | 새창보기 |
[KST2015084890][한국전자통신연구원] | 후막 절연 구조를 갖는 쓰루 웨이퍼 비아 형성 방법 | 새창보기 |
[KST2015095783][한국전자통신연구원] | 적층 반도체 패키지 및 이의 제조 방법 | 새창보기 |
[KST2015085635][한국전자통신연구원] | 반도체 패키지 및 그 제조 방법 | 새창보기 |
[KST2015097973][한국전자통신연구원] | 패키지 | 새창보기 |
[KST2015101839][한국전자통신연구원] | 회로보드, 그 제조방법, 및 이를 포함하는 반도체 패키지 | 새창보기 |
[KST2015081724][한국전자통신연구원] | 플립 칩 패키지 및 그 제조방법 | 새창보기 |
[KST2015099406][한국전자통신연구원] | 반도체 패키지 제조방법 | 새창보기 |
[KST2015096914][한국전자통신연구원] | 플립 칩 본딩방법 | 새창보기 |
[KST2015085384][한국전자통신연구원] | 반도체 소자 적층 패키지 및 그 형성 방법 | 새창보기 |
[KST2015085548][한국전자통신연구원] | 비아 형성 방법 및 이를 이용하는 적층 칩 패키지의 제조 방법 | 새창보기 |
[KST2015084469][한국전자통신연구원] | 관통 비아 제조 방법 | 새창보기 |
[KST2015087413][한국전자통신연구원] | Sn-In계 솔더를 이용한 반도체 칩의 본딩 방법 | 새창보기 |
[KST2015102049][한국전자통신연구원] | 광대역 노이즈 억제를 위한 전력분배회로망 | 새창보기 |
[KST2015086362][한국전자통신연구원] | 반도체 패키지 및 그 제조 방법 | 새창보기 |
[KST2015089744][한국전자통신연구원] | 하부 인덕터를 포함하는 실리콘 인터포저 | 새창보기 |
[KST2015089082][한국전자통신연구원] | 반도체 장치의 형성 방법 및 이에 의해 형성된 반도체 장치 | 새창보기 |
[KST2015084412][한국전자통신연구원] | 노이즈 억제 및 신호 특성 개선을 위한 전자파 억제 구조물의 배치 구조 | 새창보기 |
심판사항 정보가 없습니다 |
---|