요약 | 이중 확산 전계 효과 트랜지스터의 형성 방법이 제공된다. 이중 확산 전계 효과 트랜지스터의 형성 방법은 제1 도전형의 기판에 제공된 제1 도전형의 에피택셜층(Epitaxial Layer)에 제1 트렌치를 형성하는 것, 에피택셜층(Epitaxial Layer) 상부에 제1 트렌치의 측벽과 접하는 제2 도전형의 바디 영역들을 형성하는 것, 에피택셜층(Epitaxial Layer)을 더 식각하여서 제1 트렌치로부터 연장된 제2 트렌치를 형성하여 상기 바디 영역들을 분리하는 것, 제2 트렌치 및 에피택셜층(Epitaxial Layer) 상부 면에 게이트 절연막을 형성하는 것, 및 제2 트렌치 내부에 도전물질을 증착하여서 게이트를 형성하는 것을 포함한다. |
---|---|
Int. CL | H01L 21/336 (2006.01) |
CPC | H01L 29/66674(2013.01) H01L 29/66674(2013.01) H01L 29/66674(2013.01) H01L 29/66674(2013.01) |
출원번호/일자 | 1020100029265 (2010.03.31) |
출원인 | 한국전자통신연구원, 주식회사 실리콘웍스 |
등록번호/일자 | |
공개번호/일자 | 10-2011-0109498 (2011.10.06) 문서열기 |
공고번호/일자 | |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 취하 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | N |
심사청구항수 | 1 |