| 1 |
1
제 1 영역 및 제 2 영역을 포함하는 기판;상기 제 1 영역의 상기 기판 상에 적층된 제 1 내지 제 3 도전성 불순물 층들을 구비한 트랜지스터; 및상기 제 1 영역의 상기 트랜지스터로부터 이격되고, 상기 제 2 영역의 상기 기판 상에 적층된 상기 제 1 및 제 2 도전성 불순물 층들을 구비한 가변용량 다이오드를 포함하는 반도체 소자
|
| 2 |
2
제 1 항에 있어서,상기 제 1 내지 제 3 도전성 불순물 층들 각각은 컬렉터 층, 베이스 층, 및 에미터 층을 포함하는 반도체 소자
|
| 3 |
3
제 2 항에 있어서,상기 가변용량 다이오드는 상기 제 1 도전성 불순물 층과 상기 기판 사이에 형성된 서브 컬렉터 층을 포함하는 반도체 소자
|
| 4 |
4
제 3 항에 있어서,상기 트랜지스터는 상기 에미터 층에 형성된 제 1 전극과, 상기 베이스 층에 형성된 제 2 전극과, 상기 서브 컬렉터 층에 형성된 제 3 전극을 포함하고, 상기 가변 용량 커패시터는 상기 베이스 층에 형성된 제 4 전극과, 상기 서브 컬렉터 층 상에 형성된 복수개의 제 5 전극들을 포함하는 반도체 소자
|
| 5 |
5
제 4 항에 있어서,상기 제 2 영역과 상기 제 2 영역의 경계 부근의 상기 기판 상에서 상기 복수개의 제 5 전극들 중 적어도 하나에서 연장되는 하부 전극과, 상기 하부 전극 상에 형성된 절연 층과, 상기 하부 전극에 대향되는 상기 층간 절연 층 상에 형성된 상부 전극을 구비한 고정 용량 커패시터를 더 포함하는 반도체 소자
|
| 6 |
6
제 1 및 제 2 영역을 포함하는 기판의 전면에 제 1 내지 제 3 도전성 불순물 층을 적층하는 단계;상기 제 1 영역 상의 상기 제 3 도전성 불순물 층을 제거하고, 상기 제 2 영역 상의 상기 제 3 도전성 불순물 층의 일부 제거하여 상기 제 2 도전성 불순물 층을 노출시키는 단계; 및상기 제 1 및 제 2 영역 상의 상기 제 2 및 제 3 도전성 불순물 층 각각의 일부를 제거하여, 상기 제 1 영역 상의 상기 제 1 내지 제 3 도전성 불순물 층을 구비한 트랜지스터와, 상기 제 2 영역 상의 상기 제 1 및 제 2 도전성 불순물 층을 구비한 가변용량 다이오드를 형성하는 단계를 포함하는 반도체 소자의 제조방법
|
| 7 |
7
제 6 항에 있어서,상기 제 1 도전성 불순물 층과 상기 기판 사이에서 상기 제 1 도전성 불순물 층과 동일한 도전성을 갖는 서브 도전성 불순물 층을 형성하는 단계를 더 포함하는 반도체 소자의 제조방법
|
| 8 |
8
제 7 항에 있어서,상기 서브 도전성 불순물 층은 상기 제 2 및 제 3 도전성 불순물의 제거 시에 노출되는 반도체 소자의 제조방법
|
| 9 |
9
제 8 항에 있어서,상기 제 1 및 제 2 영역 사이의 상기 기판의 일부와 상기 서브 도전성 불순물을 제거하여 상기 가변 용량 다이오드와 상기 트랜지스터를 분리하는 단계를 더 포함하는 반도체 소자의 제조방법
|
| 10 |
10
제 9 항에 있어서,상기 제 1 및 제 2 영역의 상기 제 1 내지 제 3 도전성 불순물 층 상에 제 1 내지 제 3 콘택 패드들을 형성하는 단계를 더 포함하는 반도체 제조방법
|
| 11 |
11
제 10 항에 있어서,상기 제 1 내지 제 3 콘택 패드들을 포함하는 상기 기판의 전면에 제 1 절연 층을 형성하는 단계와,상기 제 1 내지 제 3 콘택 패드들 상의 상기 제 1 절연 층의 일부를 제거하여 제 1 콘택 홀들을 형성하는 단계를 더 포함하는 반도체 소자의 제조방법
|
| 12 |
12
제 11 항에 있어서,상기 제 1 콘택 홀들 내에서 상기 제 1 내지 제 3 콘택 패드들과 연결되는 제 1 내지 제 3 전극들을 형성하는 단계를 더 포함하는 반도체 소자의 제조방법
|
| 13 |
13
제 12 항에 있어서,상기 제 2 영역 상의 상기 제 3 전극들 중 적어도 하나는 상기 제 1 영역과 상기 제 2 영역 사이로 연장되는 하부 전극을 포함하는 반도체 소자의 제조방법
|
| 14 |
14
제 13 항에 있어서,상기 하부 전극 상부의 상기 기판 전면에 제 2 절연 층을 형성하는 단계와,상기 하부 전극에 대향되는 제 2 절연 층 상에 상부 전극을 형성하는 단계를 더 포함하는 반도체 소자의 제조방법
|
| 15 |
15
제 14 항에 있어서,상기 상부 전극을 포함하는 기판의 전면에 제 3 절연 층을 형성하는 단계와,상기 제 1 내지 제 3 전극들 상의 제 2 절연 층 및 제 3 절연 층과, 상기 상부 전극 상의 제 3 절연 층을 제거하여 제 2 콘택 홀들을 형성하는 단계와,상기 제 2 콘택 홀들 내에서 상기 제 1 내지 제 3 전극들 및 상기 상부 전극에 연결되는 제 1 내지 제 4 배선들을 형성하는 단계를 더 포함하는 반도체 소자의 제조방법
|
