| 1 |
1
제1 도전형의 반도체 기판에 트렌치를 형성하는 것;상기 트렌치의 측벽 및 바닥면 상에 제2 도전형의 도펀트를 포함하는 트렌치 도펀트 함유막을 형성하는 것;상기 트렌치 도펀트 함유막 내의 도펀트를 상기 반도체 기판 내로 확산시켜 도핑 영역을 형성하는 것;상기 트렌치 도펀트 함유막을 제거하는 것; 및에피택시얼 공정을 수행하여, 상기 트렌치의 상기 측벽 및 상기 바닥면 상에 에피택시얼 막을 형성하는 것을 포함하는 반도체 소자의 제조 방법
|
| 2 |
2
제1 항에 있어서, 상기 반도체 기판에 리세스 영역을 형성하는 것;상기 리세스 영역의 측벽 상에 상기 제2 도전형의 도펀트를 포함하는 보디 도펀트 함유 스페이서을 형성하는 것;상기 보디 도펀트 함유 스페이서 내의 도펀트를 상기 반도체 기판 내로 확산시켜 보디 영역을 형성하는 것을 더 포함하는 반도체 소자의 제조 방법
|
| 3 |
3
제2 항에 있어서, 상기 보디 도펀트 함유 스페이서을 제거하는 것;상기 리세스 영역의 바닥면 및 측벽을 덮는 게이트 절연막을 형성하는 것;상기 리세스 영역을 채우는 게이트 전극을 형성하는 것을 포함하는 반도체 소자의 제조 방법
|
| 4 |
4
제2 항에 있어서,상기 트렌치를 형성하는 것은, 상기 보디 영역의 일측에 서브 트렌치를 형성하는 것, 및 서브 트렌치의 바닥면을 식각하여 메인 트렌치를 형성하는 것을 포함하고,상기 메인 트렌치를 형성하기 전, 상기 서브 트렌치의 상기 바닥면에 상기 제2 도전형의 도펀트를 주입하여, 상기 보디 영역 내로 연장되는 접지 영역을 형성하는 것을 더 포함하는 반도체 소자의 제조 방법
|
| 5 |
5
제4 항에 있어서, 상기 제2 도전형의 도펀트의 농도는 상기 접지 영역이 상기 보디 영역보다 높은 반도체 소자의 제조 방법
|
| 6 |
6
제1 항에 있어서, 상기 트렌치 도펀트 함유막 내의 상기 도펀트는 열처리에 의해 상기 반도체 기판으로 확산하는 반도체 소자의 제조 방법
|
| 7 |
7
삭제
|
| 8 |
8
제4 항에 있어서, 상기 에피택시얼 막의 윗부분, 상기 보디 영역의 윗부분, 및 상기 접지 영역의 윗부분에 상기 제1 도전형의 도펀트를 주입하여 소스 영역을 형성하는 것; 및상기 반도체 기판의 하부면에 상기 제1 도전형의 도펀트를 주입하여 드레인 영역을 형성하는 것을 더 포함하는 반도체 소자의 제조 방법
|
| 9 |
9
제1 항에 있어서, 상기 에피택시얼 막을 형성한 후, 상기 트렌치를 채우는 갭필 절연 패턴을 형성하는 것을 더 포함하는 반도체 소자의 제조 방법
|
| 10 |
10
제1 항에 있어서, 상기 트렌치 도펀트 함유막은 BSG(boron silica glass) 또는 PSG(phosphorus silica glass) 중 어느 하나를 포함하는 반도체 소자의 제조 방법
|
| 11 |
11
제1 항에 있어서, 상기 반도체 기판은 기저 기판, 및 상기 기저 기판 상의 에피택시얼 기판을 포함하되,상기 트렌치는 상기 에피택시얼 기판 내에 형성되는 반도체 소자의 제조 방법
|
| 12 |
12
제11 항에 있어서, 상기 도핑 영역은 상기 기저 기판과 접촉하는 반도체 소자의 제조 방법
|
| 13 |
13
제11 항에 있어서, 상기 도핑 영역은 상기 기저 기판 사이에 상기 에피택시얼 기판의 일부분이 개재되어, 상기 도핑 영역은 상기 기저 기판과 접촉하지 않는 반도체 소자의 제조 방법
|
| 14 |
14
제1 도전형의 반도체 기판에 제1 트렌치를 형성하는 것;상기 제1 트렌치의 측벽 및 바닥면 상에 제2 도전형의 도펀트를 포함하는 제1 트렌치 도펀트 함유막을 형성하는 것;상기 제1 트렌치 도펀트 함유막 내의 도펀트를 상기 반도체 기판으로 확산시켜 제1 도핑 영역을 형성하는 것;상기 제1 트렌치의 상기 바닥면을 식각하여 제2 트렌치를 형성하는 것;상기 제2 트렌치의 측벽 및 바닥면 상에 상기 제2 도전형의 도펀트를 포함하는 제2 트렌치 도펀트 함유막을 형성하는 것;상기 제2 트렌치 도펀트 함유막 내의 도펀트를 상기 반도체 기판으로 확산시켜 제2 도핑 영역을 형성하는 것; 및상기 제2 트렌치 도펀트 함유막을 제거하는 것을 포함하는 반도체 소자의 제조 방법
|
| 15 |
15
제14 항에 있어서,에피택시얼 공정을 수행하여, 상기 제2 트렌치의 상기 측벽 및 상기 바닥면 상에 에피택시얼 막을 형성하는 것을 포함하는 반도체 소자의 제조 방법
|
| 16 |
16
제14 항에 있어서, 상기 제2 트렌치를 형성하기 전, 상기 제1 트렌치의 상기 바닥면 상의 상기 제1 트렌치 도펀트 함유막을 제거하고, 상기 제1 트렌치의 상기 측벽 상의 상기 제1 트렌치 도펀트 함유막을 잔존시키는 것을 더 포함하는 반도체 소자의 제조 방법
|
| 17 |
17
제16 항에 있어서, 상기 제2 트렌치의 하부 영역의 폭은 상기 제2 트렌치의 상부 영역의 폭보다 좁은 반도체 소자의 제조 방법
|
| 18 |
18
기판에 형성된 트렌치들을 채우는 갭필 절연 패턴들;상기 갭필 절연 패턴들 사이에 정의되고, 제1 도전형의 도펀트로 도핑된 반도체 필라;상기 반도체 필라에 형성된 리세스 영역 내에 배치된 게이트 전극;상기 트렌치들 아래에 형성되고, 제2 도전형의 도펀트로 도핑된 도핑 영역;상기 반도체 필라 내에 형성되고, 상기 리세스 영역의 측벽을 둘러싸는 보디 영역을 포함하되,상기 보디 영역은 상기 제2 도전형의 도펀트로 도핑되고,상기 트렌치들의 상부 영역의 폭은 상기 트렌치들의 하부 영역의 폭보다 넓은 반도체 소자
|
| 19 |
19
제18 항에 있어서, 상기 트렌치들의 측벽은 계단형 구조를 갖는 반도체 소자
|
| 20 |
20
제18 항에 있어서, 상기 도핑 영역은 상기 트렌치들의 상기 상부 영역 및 상기 하부 영역의 경계에 인접한 제1 도핑 영역, 및 상기 제1 도핑 영역을 제외한 제2 도핑 영역을 포함하고, 상기 제1 도핑 영역의 상기 제2 도전형의 도펀트의 농도는, 상기 제2 도핑 영역의 상기 제2 도전형의 도펀트의 농도보다 높은 반도체 소자
|
