맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

칩과 이를 이용한 칩 스택 및 그 제조방법

  • 기술번호 : KST2015087718
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 칩과 이를 이용한 칩 스택 및 그 제조방법에 관한 것으로, 웨이퍼상에 형성된 적어도 하나 이상의 패드와 상기 패드의 저면이 노출되도록 상기 웨이퍼를 관통하는 비아홀에 상기 웨이퍼의 저면으로부터 일정한 두께까지 돌출되도록 형성된 금속층을 포함하는 복수개의 칩이 적층되되, 상기 각 칩의 패드와 금속층이 서로 마주보도록 접합되어 적층함으로써, 칩의 제조공정이 간편해지고 칩의 성능을 향상시켜줄 뿐만 아니라 칩 스택 시 풋 프린트(foot print)가 작아지는 효과가 있다.칩 스택, 웨이퍼, 패드, 비아홀, 플립칩, 범프, 풋 프린트
Int. CL H01L 21/60 (2006.01)
CPC
출원번호/일자 1020050089724 (2005.09.27)
출원인 한국전자통신연구원
등록번호/일자 10-0713121-0000 (2007.04.24)
공개번호/일자 10-2007-0035175 (2007.03.30) 문서열기
공고번호/일자 (20070502) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.09.27)
심사청구항수 12

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 주철원 대한민국 대전 유성구
2 민병규 대한민국 대전 유성구
3 김성일 대한민국 대전 서구
4 이종민 대한민국 대전 서구
5 이경호 대한민국 대전 유성구
6 강영일 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2005.09.27 수리 (Accepted) 1-1-2005-0540699-79
2 선행기술조사의뢰서
Request for Prior Art Search		 2006.09.07 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2006.10.16 수리 (Accepted) 9-1-2006-0064772-60
4 의견제출통지서
Notification of reason for refusal		 2006.10.31 발송처리완료 (Completion of Transmission) 9-5-2006-0641382-84
5 의견서
Written Opinion		 2006.12.27 수리 (Accepted) 1-1-2006-0966997-84
6 명세서등보정서
Amendment to Description, etc.		 2006.12.27 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0966983-45
7 등록결정서
Decision to grant		 2007.04.20 발송처리완료 (Completion of Transmission) 9-5-2007-0211926-37
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
웨이퍼상에 형성된 적어도 하나 이상의 패드; 및상기 패드의 저면이 노출되도록 상기 웨이퍼를 관통하는 비아홀에 상기 웨이퍼의 저면으로부터 일정한 두께까지 돌출되도록 형성되며, 상기 패드와 서로 마주보도록 접합되는 금속층을 포함하는 칩
2 2
제 1 항에 있어서, 상기 비아홀의 종횡비는 1∼3인 것을 특징으로 하는 칩
3 3
제 1 항에 있어서, 상기 금속층은 구리(Cu)를 이용하여 노출된 상기 패드의 저면으로부터 일정한 두께로 형성된 제1 금속층과 주석/구리(Sn/Cu), 주석(Sn) 및 주석/비스무트(Sn/Bi) 중 어느 하나를 이용하여 상기 제1 금속층상에 상기 웨이퍼의 저면으로부터 일정한 두께까지 돌출되도록 형성된 제2 금속층으로 이루어진 것을 특징으로 하는 칩
4 4
웨이퍼상에 형성된 적어도 하나 이상의 패드와 상기 패드의 저면이 노출되도록 상기 웨이퍼를 관통하는 비아홀에 상기 웨이퍼의 저면으로부터 일정한 두께까지 돌출되도록 형성된 금속층을 포함하는 복수개의 칩이 적층되되,상기 각 칩의 패드와 금속층이 서로 마주보도록 접합되어 적층되는 것을 특징으로 하는 칩 스택
5 5
(a) 적어도 하나 이상의 패드가 형성된 웨이퍼의 전체 상부면에 시드금속층을 증착하는 단계;(b) 일정한 두께의 웨이퍼를 형성하도록 상기 웨이퍼의 하부를 제거한 후, 노출된 상기 웨이퍼상에 비아홀 형성용 패턴을 형성하는 단계;(c) 상기 비아홀 형성용 패턴을 식각마스크로 하여 상기 패드의 저면이 노출되도록 상기 웨이퍼를 식각하여 비아홀을 형성하는 단계; 및(d) 노출된 상기 패드의 저면과 서로 마주보도록 접합되어 접촉되도록 상기 비아홀에 상기 비아홀 형성용 패턴보다 작은 두께까지 도금된 금속층을 형성한 후, 상기 시드금속층 및 상기 비아홀 형성용 패턴을 제거하는 단계를 포함하는 칩의 제조방법
6 6
제 5 항에 있어서, 상기 시드금속층은 티탄/구리(Ti/Cu)를 이용하여 스퍼터(sputter) 방법으로 증착하는 것을 특징으로 하는 칩의 제조방법
7 7
제 6 항에 있어서, 상기 티탄/구리(Ti/Cu)의 두께는 400Å∼600Å/2000Å∼4000Å인 것을 특징으로 하는 칩의 제조방법
8 8
제 5 항에 있어서, 상기 단계(b)에서, 상기 일정한 두께의 웨이퍼는 100㎛ 내지 400㎛로 형성하는 것을 특징으로 하는 칩의 제조방법
9 9
제 5 항에 있어서, 상기 단계(b)는,(b-1) 일정한 두께의 웨이퍼를 형성하도록 상기 웨이퍼의 하부를 제거한 후, 노출된 상기 웨이퍼상에 산화막 및 감광막을 순차적으로 형성하는 단계;(b-2) 상기 감광막을 식각하여 비아홀 형성을 위한 감광막 패턴을 형성하는 단계; 및(b-3) 상기 감광막 패턴을 식각마스크로 하여 상기 산화막을 식각한 후, 상기 감광막 패턴을 제거하여 비아홀 형성용 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 칩의 제조방법
10 10
제 9 항에 있어서, 상기 단계(b-3)에서, 상기 산화막은 CF4 또는 CHF3를 이용하여 건식 식각법으로 식각하는 것을 특징으로 하는 칩의 제조방법
11 11
제 5 항에 있어서, 상기 단계(c)에서, 상기 비아홀은 C4F8, SF6 및 BCl3 가스 중 어느 하나를 이용하여 건식 식각법으로 형성하는 것을 특징으로 하는 칩의 제조방법
12 12
제 5 항에 있어서, 상기 단계(d)에서, 상기 금속층은 구리(Cu)를 이용하여 전기도금법으로 상기 패드의 저면으로부터 일정한 두께로 제1 금속층을 형성하고, 주석/구리(Sn/Cu), 주석(Sn) 및 주석/비스무트(Sn/Bi) 중 어느 하나를 이용하여 전기도금법으로 상기 제1 금속층상에 상기 웨이퍼의 저면으로부터 일정한 두께까지 돌출되도록 제2 금속층을 형성하는 것을 특징으로 하는 칩의 제조방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US07494909 US 미국 FAMILY
2 US20070072419 US 미국 FAMILY
3 US20090140439 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2007072419 US 미국 DOCDBFAMILY
2 US2009140439 US 미국 DOCDBFAMILY
3 US7494909 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.