| 1 |
1
반도체 기판 상에 소스 및 드레인 전극이 존재하고, 소스와 드레인 전극 사이에 드레인 방향으로 확장된 게이트 전극의 게이트 머리가 기판과 이격되고, 게이트 머리 아래에 게이트 다리 및 드레인 방향 쪽으로의 전계전극 형성을 위한 게이트 다리가 존재하는 이중 게이트 형태의 전계효과 트랜지스터
|
| 2 |
2
제 1 항에 있어서,상기 게이트 전극의 게이트 머리 아래에 전계전극 형성을 위한 드레인 방향으로의 게이트 다리와 반도체 기판 사이에는 절연막이 존재할 수 있는 전계효과 트랜지스터
|
| 3 |
3
반도체 기판 상에 활성층 및 캡층을 형성하는 제 1단계; 상기 반도체 기판 상에 소스 드레인 오믹 금속층을 형성하는 제 2단계; 상기 제작된 반도체 기판 상에 절연막을 증착하는 제 3단계; 상기 제작된 반도체 기판 상에 다층의 감광막을 코팅하고, 소스 드레인 전극 사이에 게이트 전극과 전계전극 제작을 위한 넓은 개구부 내에 상기 절연막이 노출되는 좁은 개구부 영역과 상기 감광막층의 최하층 감광막이 노출되는 좁은 개구부 영역을 포함하는 감광막 패턴을 제작하는 제 4단계; 상기 게이트 및 전계전극 제작용 패턴을 식각마스크로 이용하여 절연막의 식각공정을 수행하는 제 5단계; 상기 게이트 및 전계전극 제작용 패턴을 식각마스크로 이용하여 게이트 리쎄스 공정을 수행하는 제 6 단계; 상기 게이트 및 전계전극 제작용 패턴 상에 게이트 및 전계전극 금속층을 증착하고, 리프트 오프(Lift-off) 공정을 수행하여 게이트 및 전계전극을 형성하는 제 7 단계를 포함하는 전계효과 트랜지스터의 제조 방법
|
| 4 |
4
제 3 항에 있어서, 상기 절연막은 실리콘 질화물, 실리콘 산화물, HfO2, BCB 및 기타 다공성 실리카 박막 중 선택되어지는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 5 |
5
제 3 항에 있어서, 상기 절연막의 종류 및 두께는 전계전극 제작을 위한 감광막 패턴을 식각마스크로 이용한 절연막 식각 공정에서 반도체 표면이 노출되지 않아야 하며, 최하층 또는 그 윗층의 감광막이 노출된 영역에서는 그 감광막들이 식각되어 절연막이 노출될 수 있도록 조절되는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 6 |
6
제 3 항에 있어서, 최하층 (이하 제 1 감광막이라 함
|
| 7 |
7
제 3 항에 있어서 절연막의 건식식각 공정은 RIE(Reactive Ion Etching), MERIE(Magnetically Enhanced Reactive Ion Etching) 또는 ICP(Inductive coupled plasma) 등의 장비에서 수행되는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 8 |
8
제 5 항에 있어서, CF4 가스, CF4 가스와 CHF3 가스의 혼합 가스, CF4 가스 와 O2 가스의 혼합 가스등을 이용하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
