| 1 |
1
기판 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극;상기 소스 전극과 상기 드레인 전극 사이의 상기 기판 상에 배치된 T형 게이트 전극; 및상기 기판과 상기 T형 게이트 전극 사이에 개재된 복수의 절연막들을 포함하되,상기 복수의 절연막들은 제 1 절연막, 제 2 절연막 및 제 3 절연막으로 구성되되,상기 T형 게이트 전극의 다리부에 접하도록 상기 제 3 절연막이 상기 기판과 상기 T형 게이트 전극의 머리부 사이에 개재되고, 상기 제 3 절연막에 접하도록 상기 제 2 절연막이 상기 기판과 상기 T형 게이트 전극의 상기 머리부 사이에 개재되고, 그리고 상기 제 2 절연막에 접하도록 순차적으로 적층된 상기 제 1 절연막 및 상기 제 3 절연막이 상기 기판과 상기 T형 게이트 전극의 상기 머리부 사이에 개재되는 고전자 이동도 트랜지스터
|
| 2 |
2
제 1항에 있어서,상기 기판은 절연성 기판인 고전자 이동도 트랜지스터
|
| 3 |
3
제 2항에 있어서,상기 절연성 기판은 실리콘, 실리콘 탄화물 또는 사파이어를 포함하는 고전자 이동도 트랜지스터
|
| 4 |
4
제 1항에 있어서,상기 T형 게이트 전극의 상기 다리부는 0
|
| 5 |
5
제 1항에 있어서,상기 복수의 절연막들은 실리콘 질화물 또는 실리콘 산화물을 포함하는 고전자 이동도 트랜지스터
|
| 6 |
6
제 1항에 있어서,상기 T형 게이트 전극과 상기 소스 전극 사이 또는 상기 드레인 전극 사이에 배치된 필드 플레이트 전극을 더 포함하는 고전자 이동도 트랜지스터
|
| 7 |
7
제 6항에 있어서,상기 필드 플레이트 전극은 상기 T형 게이트 전극의 상기 머리부의 일 측부 또는 하부와 접촉하는 고전자 이동도 트랜지스터
|
| 8 |
8
제 6항에 있어서,상기 기판과 상기 필드 플레이트 전극 사이의 전체에는 상기 제 1 절연막이 개재된 고전자 이동도 트랜지스터
|
| 9 |
9
제 6항에 있어서,상기 필드 플레이트 전극의 상부면은 상기 T형 게이트 전극의 상기 머리부의 상부면보다 낮은 레벨인 고전자 이동도 트랜지스터
|
| 10 |
10
기판 상에 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계;상기 기판의 전면 상에 제 1 절연막을 형성하는 단계;상기 소스 전극과 상기 드레인 전극 사이의 상기 제 1 절연막의 일부를 노출하는 제 1 개구부를 갖는 포토레지스트막을 형성하는 단계;상기 제 1 개구부의 하부에 있는 상기 기판을 노출하기 위해, 상기 제 1 개구부의 하부에 있는 상기 제 1 절연막의 일부를 제거하는 단계;상기 제 1 개구부 내에 상기 제 1 개구부보다 좁은 폭을 갖는 제 2 개구부를 정의하기 위해 상기 기판의 전면 상에 제 2 절연막을 형성하는 단계;상기 제 2 개구부의 하부에 있는 상기 기판을 노출하기 위해, 상기 제 2 개구부의 하부에 있는 상기 제 2 절연막 부위를 제거하는 단계;상기 포토레지스트막 및 상기 제 2 개구부를 정의하는 상기 제 2 절연막을 제외한 상기 제 2 절연막의 나머지를 제거하는 단계;상기 제 2 개구부 내에 상기 제 2 개구부보다 좁은 폭을 갖는 제 3 개구부를 정의하기 위해 상기 기판의 전면 상에 제 3 절연막을 형성하는 단계;상기 제 3 개구부의 하부에 있는 상기 기판을 노출하기 위해, 상기 제 3 개구부의 하부에 있는 상기 제 3 절연막 부위를 제거하는 단계;상기 소스 전극 및 상기 드레인 전극을 노출하기 위해 상기 제 1, 제 2 및 제 3 절연막들의 일부들을 제거하는 단계;상기 제 3 개구부를 통해 상기 기판에 접촉하는 T형 게이트 전극을 형성하는 단계를 포함하되,상기 T형 게이트 전극의 머리부는 상기 제 1 개구부의 폭보다 넓은 폭을 갖는 고전자 이동도 트랜지스터의 제조 방법
|
| 11 |
11
제 10항에 있어서,상기 기판은 절연성 기판인 고전자 이동도 트랜지스터의 제조 방법
|
| 12 |
12
제 11항에 있어서,상기 절연성 기판은 실리콘, 실리콘 탄화물 또는 사파이어를 포함하는 고전자 이동도 트랜지스터의 제조 방법
|
| 13 |
13
제 10항에 있어서,상기 제 3 개구부는 0
|
| 14 |
14
제 10항에 있어서,상기 제 1, 제 2 및 제 3 절연막들은 실리콘 질화물 또는 실리콘 산화물을 포함하는 고전자 이동도 트랜지스터의 제조 방법
|
| 15 |
15
제 10항에 있어서,상기 T형 게이트 전극과 상기 소스 전극 사이 또는 상기 드레인 전극 사이에 필드 플레이트 전극을 형성하는 단계를 더 포함하는 고전자 이동도 트랜지스터의 제조 방법
|
| 16 |
16
제 15항에 있어서,상기 필드 플레이트 전극을 형성하는 단계는:상기 제 1 절연막 상에 상기 제 1 개구부와 접하는 상기 제 1 절연막의 일부를 노출하는 제 1 형상 반전용 포토레지스트막을 형성하는 단계;노출된 상기 제 1 절연막의 일부 및 상기 제 1 형상 반전용 포토레지스트막 상에 도전막들을 각각 형성하는 단계; 및상기 도전막들 중, 상기 제 1 형상 반전용 포토레지스트막 상의 도전막, 및 상기 제 1 형상 반전용 포토레지스트막을 제거하는 단계를 포함하는 고전자 이동도 트랜지스터의 제조 방법
|
| 17 |
17
제 15항에 있어서,상기 필드 플레이트 전극은 상기 T형 게이트 전극의 상기 머리부의 일 측부 또는 하부와 접촉하도록 형성되는 고전자 이동도 트랜지스터의 제조 방법
|
| 18 |
18
제 10항에 있어서,상기 제 1 절연막의 일부, 상기 제 2 절연막 부위 및 상기 제 3 절연막 부위를 제거하는 단계는 반응성 이온 식각 방법을 이용하는 것인 고전자 이동도 트랜지스터의 제조 방법
|
| 19 |
19
제 10항에 있어서,상기 T형 게이트 전극을 형성하는 단계는:상기 소스 전극 및 상기 드레인 전극이 노출된 상기 기판 상에 상기 제 1 개구부보다 넓은 폭을 갖는 제 4 개구부를 갖는 제 2 형상 반전용 포토레지스트막을 형성하는 단계;상기 제 3 개구부 및 제 4 개구부 내에, 그리고 상기 제 2 형상 반전용 포토레지스트막 상에 도전막들을 각각 형성하는 단계; 및상기 도전막들 중, 상기 제 2 형상 반전용 포토레지스트막 상의 도전막, 및 상기 제 2 형상 반전용 포토레지스트막을 제거하는 단계를 포함하는 고전자 이동도 트랜지스터의 제조 방법
|
| 20 |
20
제 19항에 있어서,상기 T형 게이트 전극 부위를 제외한 상기 기판 상에 잔존하는 상기 제 1 절연막 및 상기 제 3 절연막을 제거하는 단계를 더 포함하는 고전자 이동도 트랜지스터의 제조 방법
|
