| 1 |
1
제1 그룹 메모리들과 2 그룹 메모리들을 가지는 컨피겨레이션 메모리부;상기 제1 그룹 메모리들에 각기 저장된 값에 따라 각기 스위칭되는 제1 그룹 스위칭 트랜지스터들과, 상기 제2 그룹 메모리들에 각기 저장된 값에 따라 각기 스위칭되는 제2 그룹 스위칭 트랜지스터들을 가지는 스위칭부; 및 상기 제2 그룹 메모리들과 상기 제2그룹 스위칭 트랜지스터들을 동작 모드에 따라 서로 대응적으로 연결하기 위한 선택부를 구비함을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 2 |
2
제1항에 있어서, 상기 선택부는 상기 동작 모드에 따라 구별적으로 인가되는 선택 제어신호에 응답하는 제2 그룹 멀티플렉서들을 구비함을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 3 |
3
제2항에 있어서, 상기 동작 모드는 컨트롤 위주의 동작 모드와 데이터 패스 위주의 동작모드를 포함함을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 4 |
4
제3항에 있어서, 상기 컨트롤 위주의 동작 모드에서는 상기 제2 그룹 멀티플렉서들을 통해 상기 제2 그룹 메모리들과 상기 제2그룹 스위칭 트랜지스터들이 서로 대응적으로 연결됨을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 5 |
5
제4항에 있어서, 상기 데이터 패스 위주의 동작 모드에서는 상기 제2 그룹 멀티플렉서들에 의해 상기 제2 그룹 메모리들과 상기 제2그룹 스위칭 트랜지스터들이 서로 분리됨을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 6 |
6
제2항에 있어서, 상기 선택 제어신호는 프로그램 메모리로부터 제공됨을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 7 |
7
제2항에 있어서, 상기 제1 그룹 메모리들과 상기 제1그룹 스위칭 트랜지스터들을 공통 제어 결정 신호에 따라 서로 대응적으로 연결하기 위한 제1 그룹 멀티플렉서들을 더 구비함을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 8 |
8
제7항에 있어서, 상기 제1 그룹 메모리들 중 제1 메모리와 상기 제1그룹 스위칭 트랜지스터들 중 제1 스위칭 트랜지스터는 상기 제1 그룹 멀티플렉서들을 개재함이 없이 직접적으로 연결됨을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 9 |
9
제7항에 있어서, 상기 공통 제어 결정 신호는 프로그램 메모리로부터 제공됨을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 10 |
10
제4항에 있어서, 상기 데이터 패스 위주의 동작 모드에서 미사용되는 상기 제2 그룹 메모리들은 FIFO 기능을 갖는 라우팅 버퍼로서 이용됨을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 11 |
11
제4항에 있어서, 상기 데이터 패스 위주의 동작 모드에서 미사용되는 상기 제2 그룹 메모리들은 쉬프트 레지스터 기반의 지연회로로서 이용됨을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 12 |
12
제8항에 있어서, 상기 제1 그룹 멀티플렉서들의 제1 입력단은 상기 제1 메모리에 공통으로 연결되고 제2 입력단은 상기 제1 메모리를 제외한 상기 제1 그룹 메모리들에 각기 대응적으로 연결됨을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 13 |
13
제1 그룹 메모리들과 2 그룹 메모리들을 가지는 컨피겨레이션 메모리부;상기 제1 그룹 메모리들에 각기 저장된 값에 따라 각기 스위칭되는 제1 그룹 스위칭 트랜지스터들과, 상기 제2 그룹 메모리들에 각기 저장된 값에 따라 각기 스위칭되는 제2 그룹 스위칭 트랜지스터들을 가지는 스위칭부; 상기 제2 그룹 메모리들과 상기 제2그룹 스위칭 트랜지스터들을 선택 제어신호에 따라 서로 대응적으로 연결하기 위한 제2 그룹 멀티플렉서들; 및 상기 제2 그룹 멀티플렉서들에 상기 선택 제어신호를 공통으로 인가하는 프로그램 메모리를 구비함을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 14 |
14
제13항에 있어서, 상기 선택 제어신호는 컨트롤 위주의 동작 모드와 데이터 패스 위주의 동작모드에서 서로 다르게 인가됨을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 15 |
15
제14항에 있어서, 상기 컨트롤 위주의 동작 모드에서는 상기 제2 그룹 멀티플렉서들은 상기 제2 그룹 메모리들과 상기 제2그룹 스위칭 트랜지스터들이 서로 대응적으로 연결되도록 함을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 16 |
16
제14항에 있어서, 상기 데이터 패스 위주의 동작 모드에서는 상기 제2 그룹 멀티플렉서들은 상기 제2 그룹 메모리들과 상기 제2그룹 스위칭 트랜지스터들이 서로 미연결되도록 함을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 17 |
17
제13항에 있어서, 상기 제1 그룹 메모리들과 상기 제1그룹 스위칭 트랜지스터들을 공통 제어 결정 신호에 따라 서로 대응적으로 연결하기 위한 제1 그룹 멀티플렉서들을 더 구비함을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 18 |
18
제17항에 있어서, 상기 데이터 패스 위주의 동작 모드에서 미사용되는 상기 제2 그룹 메모리들은 룩업 테이블로서 이용됨을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
| 19 |
19
제17항에 있어서, 상기 데이터 패스 위주의 동작 모드에서 미사용되는 상기 제2 그룹 메모리들은 데이터 지연회로로서 이용됨을 특징으로 하는 필드 프로그래머블 게이트 어레이의 스위치 블록 회로
|
