| 1 |
1
송수신되는 데이터를 메모리에 일시 저장하였다가 내부 송수신 클럭 및 타이밍신호에 따라 직렬 또는 병렬 출력하도록 이루어진 완충버퍼 메모리수단(5), 상기 완충버퍼 메모리수단(5)에 연결되어, 수신프레임 신호와 수신클럭에 따라 만들어진 쓰기 관련제어신호 및 병렬/직렬, 직렬/병렬 변환에 타이밍 신호를 상기 완충버퍼 메모리수단(5)에 공급하는 완충버퍼 메모리 제어수단(6), 상기 완충버퍼 메모리수단(5)에 연결되어, 데이터 전송속도를 변환시키는 채널 속도 변환수단(7), 상기 채널 속도 변환수단(7)에 연결되어 B채널 타임슬롯을 할당하는 B채널 타임슬롯 할당수단(8), 상기 완충버퍼 메모리수단(5)으로 들어오는 외부 선로에 연결되어, 수신 선로 데이터로부터 a채널을 상기 외부선로를 통해 송신 데이터 스트림 속으로 삽입시키는 a채널을 분리해 내거나, CPU에서오는 송신 a채널을 상기 외부선로를 통해 송신 데이터 스트림 속으로 삽입시키는 a채널 분리/삽입 수단(9), 상기 완충버퍼 메모리수단(5) 및 상기 채널속도 변환수단(7)간의 선로에 연결되어, 수신 데이터로부터 D채널을 분리해 내거나, CPU에서 오는 송신 D채널에 대하여는 송신 데이터 스트림속으로 삽입시키는 D채널 분리/삽입 수단(10), 상기 완충버퍼 메모리수단(5)으로 들어오는 외부선로에 연결되어, 수신 데이터로부터 프레임 패턴을 추출하여 자체 발생한 프레임과 비교하여 정확한 프레임의 위치를 찾아내고, 4프레임 주기동안 비교하여 연속 일치가 되면 프레임 동기신호를 출력하고, 그렇지 않을 경우 비동기 신호를 출력시키는 수신프레임 동기수단(11), 장치내에서 필요한 타이밍 신호들을 발생시키는 타이밍 신호 발생수단(12), 상기 타이밍 신호 발생수단(12)으로부터 프레임 클럭을 공급받아, 시스템 클럭(F0, C4, C2)을 발생시키는 디지털 위상 고정 루프수단(13), 상기 타이밍 발생수단(12)으로부터 프레임 신호를 공급받아, 송신 프레임 신호를 발생하여, 상기 완충버퍼 메모리수단(5)의 외부 선로로 삽입시키는 송신 프레임 삽입수단(14), 내부클럭(C400x)을 공급받아, 송신 프레임 신호(FRBx)를 발생시키는 송신프레임 클럭 발생수단(15), 기준 프레임 클럭(RER)을 공급받아, 내부 시스템 클럭(C400x, C800x)을 발생시키는 송신 클럭발생수단(16), 수신 프레임 클럭(FRBr)과 내부클럭(C400r)을 공급받아, a채널 타이밍 신호를 발생시키는 a채널 타이밍 신호 발생수단(7), 및 시스템 클럭 (F0, C2)을 공급받아 상기 속도 변환수단(7)에 필요한 클럭을 공급받아 B채널 타이밍 신호 발생수단(18)으로 구성된 것을 특징으로 하는 공통채널 제어장치
|
