1 |
1
아날로그 디지털 컨버터, 디지털 프론트-엔드, 변환/복조기, 타임 디인터리버, 비터비 디코더 및 MPEG 오디오 디코더를 포함하는 디지털 오디오 방송 수신기에 있어서,상기 비터비 디코더로부터 비트열을 입력받아 시프트하며 저장하는 시프트 레지스터;상기 시프트 레지스터로 입력되는 비트열을 누산하여 바이트 또는 워드 주기로 주기 신호를 생성하는 카운터; 및상기 카운터로부터 입력된 상기 주기 신호에 따라, 상기 시프트 레지스터로부터 입력받은 비트열 중에서 디지털 오디오 방송 시스템의 특성에 의해 고정된 값을 갖는 소정의 비트 필드들과 동기 비트열을 함께 검사하여 동기 신호를 검출하는 동기 검출기를 포함하는 것을 특징으로 하는 동기 신호 검출 장치
|
2 |
2
제1항에 있어서, 상기 동기 검출기는, 상기 시프트 레지스터로부터 입력된 복수개의 비트 필드 중 계층 필드의 두 번째 비트를 입력받아 반전하는 제1 인버터; 상기 시프트 레지스터로부터 입력된 복수개의 비트 필드 중 보호 비트를 입력받아 반전하는 제2 인버터; 상기 시프트 레지스터로부터 입력된 복수개의 비트 필드 중 표본화 주파수 필드의 첫 번째 비트를 입력받아 반전하는 제3 인버터; 상기 시프트 레지스터로부터 입력된 복수개의 비트 필드 중 패딩 비트를 입력받아 반전하는 제4 인버터; 상기 시프트 레지스터로부터 입력된 복수개의 비트 필드 중 엠퍼시스 필드의 첫 번째 비트를 입력받아 반전하는 제5 인버터; 및 상기 시프트 레지스터로부터 입력된 복수개의 비트 필드 중 상기 엠퍼시스 필드의 두 번째 비트를 입력받아 반전한 후, 그 결과값을 출력하는 제6 인버터 를 포함하는 것을 특징으로 하는 동기 신호 검출 장치
|
3 |
3
제1항에 있어서, 상기 동기 검출기는, 상기 시프트 레지스터로부터 입력된 복수개의 비트 필드 중 비트 율 색인필드의 복수개의 비트를 입력받아 XOR 연산을 수행하는 XOR 게이트 를 포함하는 것을 특징으로 하는 동기 신호 검출 장치
|
4 |
4
제2항에 있어서, 상기 동기 검출기는, 상기 시프트 레지스터로부터 입력된 복수개의 비트 필드 중 비트 율 색인필드의 복수개의 비트를 입력받아 XOR 연산을 수행하는 XOR 게이트 를 포함하는 것을 특징으로 하는 동기 신호 검출 장치
|
5 |
5
제4항에 있어서, 상기 동기 검출기는, 상기 시프트 레지스터로부터 입력된 복수개의 비트 필드 중 동기 비트열, 계층 필드의 첫 번째 비트, 표본화 주파수 필드의 두 번째 비트를 입력받고, 상기 제1 인버터의 출력 신호, 상기 제2 인버터의 출력 신호, XOR 게이트의 출력 신호, 상기 제3 인버터의 출력 신호, 상기 제4 인버터의 출력 신호, 상기 제5 인버터의 출력 신호 및 상기 제6 인버터의 출력 신호를 입력받으며, 상기 카운터로부터 비터비 동기 신호를 입력받고, 복수개의 입력 신호를 가지고 AND 연산을 수행한 후, 그 결과값을 상기 동기 신호로서 출력하는 AND 게이트 를 포함하는 것을 특징으로 하는 동기 신호 검출 장치
|
6 |
5
제4항에 있어서, 상기 동기 검출기는, 상기 시프트 레지스터로부터 입력된 복수개의 비트 필드 중 동기 비트열, 계층 필드의 첫 번째 비트, 표본화 주파수 필드의 두 번째 비트를 입력받고, 상기 제1 인버터의 출력 신호, 상기 제2 인버터의 출력 신호, XOR 게이트의 출력 신호, 상기 제3 인버터의 출력 신호, 상기 제4 인버터의 출력 신호, 상기 제5 인버터의 출력 신호 및 상기 제6 인버터의 출력 신호를 입력받으며, 상기 카운터로부터 비터비 동기 신호를 입력받고, 복수개의 입력 신호를 가지고 AND 연산을 수행한 후, 그 결과값을 상기 동기 신호로서 출력하는 AND 게이트 를 포함하는 것을 특징으로 하는 동기 신호 검출 장치
|