| 1 |
1
고속 저전력형 SOI 버퍼회로에 있어서, 입력신호를 반전시키면서 시간을 지연시키는 반전수단; 상기 반전수단의 출력신호를 게이트로 입력받고, 소스가 전원의 (+)단자에 연결되고, 드레인에 나타나는 전위가 상기 버퍼회로의 출력단으로 출력되는 제1P-채널 FET; 상기 반전수단의 상기 출력신호를 게이트로 입력받고, 소스가 전원의 (-)단자에 연결되고, 드레인이 상기 제1P-채널 FET의 드레인과 연결되어 상기 제1P-채널 FET의 드레인으로부터 흘러나온 전류의 일부 또는 전부가 상기 드레인에 유입되는 제1N-채널 FET; 상기 반전수단에 입력되는 상기 입력신호를 게이트로 입력받고, 소스와 기판단자가 서로 연결되고, 드레인이 상기 제1P-채널 FET의 기판에 연결되어 상기 제1P-채널 FET가 구동됨과 동시에 또는 구동되기 전에 먼저 상기 제1P-채널 FET의 기판 바이어스를 제어하는 선충전 기법을 이용하여 기생 바이폴러 트랜지스터를 효과적으로 이용하여 전류의 구동능력이 높아져서 고속동작이 가능하게 하는 제2N-채널 FET; 및 상기 반전수단에 입력되는 상기 입력신호를 게이트로 입력받고, 소스와 기판단자와 상기 제2N-채널 FET의 소스와 상기 제2N-채널 FET의 기판단자와 상기 제1P-채널 FET의 드레인과 상기 제1N-채널 FET의 드레인이 한 노드로 연결되어 그 노드의 전위가 상기 버퍼회로의 출력신호로 출력되고, 드레인이 상기 제1N-채널 FET의 기판에 연결되어 상기 제1N-채널 FET가 구동됨과 동시에 또는 구동되기 전에 먼저 상기 제1N-채널 FET의 기판 바이어스를 제어하는 선충전 기법을 이용하여 기생 바이폴러 트랜지스터를 효과적으로 이용하여 전류의 구동능력이 높아져서 고속동작이 가능하게 하는 제2P-채널 FET를 구비하는 것을 특징으로 하는 고속 저전력형 SOI 버퍼회로
|
| 2 |
2
제1항에 있어서, 상기 반전수단에 입력되는 입력신호를 게이트로 입력받고, 드레인이 상기 전원의 (+)단자에 연결되고, 기판단자가 상기 드레인에 연결되는 제3P-채널 FET; 및 상기 버퍼회로에서 출력될 출력신호를 게이트로 입력받고, 드레인이 상기 제3P-채널 FET의 드레인에 연결되어 상기 제3P-채널 FET의 드레인에서 흘러나온 전류가 상기 드레인에 유입되고, 소스가 상기 전원의 (-)단자에 연결되고, 기판단자가 상기 소스에 연결되는 제3P-채널 FET를 더 구비하여 구동능력과 속도를 높이는 것을 특징으로 하는 고속 저전력형 SOI 버퍼회로
|
