| 1 |
1
직렬로 입력되는 복수의 신호를 소정 개수의 부집합으로 그룹화하여 출력하기 위한 제1 신호처리부;상기 제1 신호처리부로부터 출력되는 부집합 각각에 대하여 레딕스 알고리듬에 따라 제 1 버터플라이 연산을 병렬 수행하는 복수의 변환처리부; 상기 복수의 변환처리부로부터 출력되는 신호 각각에 대하여 제 2 버터플라이 연산을 수행하는 스위칭부; 상기 스위칭부로부터 병렬로 출력되는 신호를 직렬로 변환하는 제 2 신호처리부; 및 상기 제1 신호처리부, 상기 복수의 변환처리부, 상기 스위칭부 및 상기 제2 신호 처리부를 제어하는 제어신호를 생성하는 제어신호 생성부를 포함하는 고속 푸리에 변환장치
|
| 2 |
2
제 1 항에 있어서, 상기 복수의 변환처리부 각각은 상기 부집합에 포함된 신호 개수가 2N인 경우에 N(1 이상의 정수)개 스텝의 버터플라이 연산을 수행하는 고속 푸리에 변환장치
|
| 3 |
3
제 2 항에 있어서 상기 제1 신호처리부로부터 출력되는 부집합에 포함되는 신호 개수에 따라 상기 N개 스텝 중 적어도 하나의 스텝이 수행되지 않은 신호를 생성하여 상기 변환처리부에서 처리되는 신호 개수를 조절하는 고속 푸리에 변환장치
|
| 4 |
4
제 2 항에 있어서, 상기 변환처리부는 Radix 2SDF, Radix 2MDC, Radix 2SDF, Radix 2MDC 중 어느 하나인 고속 푸리에 변환장치
|
| 5 |
5
제 1 항에 있어서, 상기 제 2 버터플라이 연산은 R4BF를 통해 연산되며, 최종단은 실수부와 허수부가 교차하고 반전되도록 하는 고속 푸리에 변환장치
|
| 6 |
6
제 1항에 있어서, 상기 제 1 신호처리부는 하나의 입력단을 통해 전달되는 복수의 신호를 순차적으로 복수의 출력단을 통해 출력하는 먹스와 상기 출력단에서 출력되는 신호가 상기 복수의 연산부에 동시에 전달되도록 하는 지연부를 포함하는 고속 푸리에 변환장치
|
| 7 |
7
제 1 항에 있어서, 상기 제 2 신호처리부는 복수의 입력단을 통해 순차적으로 전달되는 복수의 신호를 하나의 출력단을 통해 출력하는 먹스를 포함하는 고속 푸리에 변환장치
|
| 8 |
8
하나의 직렬 신호를 적어도 두 개의 직렬 신호로 변환하는 단계; 상기 적어도 두 개의 직렬신호가 병렬로 제 1 버터플라이 연산을 수행하는 단계; 및상기 제 1 버터플라이 연산이 수행된 두 개의 직렬신호를 이용하여 제 2 버터플라이 연산을 수행하는 단계를 포함하는 고속 푸리에 변환방법
|
| 9 |
9
제 8항에 있어서, 상기 제 1 버터플라이 연산은 복수의 스텝으로 이루어지며 상기 직렬로 입력되는 신호의 비트수를 파악하여 상기 비트수에 따라 상기 복수의 스텝의 수가 결정되는 고속 푸리에 변환 방법
|
| 10 |
10
제 9항에 있어서, 상기 제 1 버터플라이연산은 짝수번째 신호는 입력되는 신호들의 덧셈연산에 의해 형성되고 홀수번째 신호는 입력되는 신호들의 뺄셈연산과 소정의 주기적인 수와 곱셈연산을 수행하는 고속 푸리에 변환 방법
|
| 11 |
11
제 9항에 있어서, 상기 제 2 버터플라이 연산은 R4BF를 통해 연산되며 최종단은 실수부와 허수부가 교차하고 부호가 반전되도록 하는 고속 푸리에 변환 방법
|
