반도체기판(1)상에 웰(2)을 형성하는 공정과, 상기 웰(2)상에 실리콘 산화막(3) 및 질화실리콘 막(4)를 순차 형성한 다음 질화실리콘막(4)을 소정 패턴으로 제거하고, 이어 소자분리용 필드산화막(5)을 형성하고 질화실리콘(4)과 실리콘 산화막(3)을 습식 직각으로 제거하고 다시 실리콘 산화막(3)을 성장시키는 공정과, 상기 실리콘 산화막(3)상에 제 1 폴리실리콘막과(6), 직각 방지용 산화막(7), 제 2 폴리실리콘막(8) 및 얇은 산화막(20)을 순차 형성한 다음 소정 패턴의 감광막(9)을 게이트 마스크로 이용하여 상기 얇은 산화막(2)와 제 2 폴리실리콘막(8)을 정의 제거하는 공정과, 이를 마스크로 사용하여 이온주입으로 N-확산층(11)을 상기 웰(2)에 형성하는 공정과, 상기 제 2 폴리실리콘막(8) 및 얇은 산화막 (20)과 그것들의 측벽의 질화막 측벽 스페이서(19)을 형성시켜 이것을 마스크로 하여 제 1 폴리실리콘을 선택으로 식각하고 이온주입으로 N+확산층(13)을 이온주입하여 형성하는 공정과, 상기 질화막측벽스페이서(19)를 제거하여 이온주입으로 상기 P-웰(2)내에 다단으로 P-층(10)을 형성하는 공정 및, 이어, 산화막 (14)을 도포 및 식각하여 콘택(15)을 형성한 다음 이 콘택(15)에 배선용 금속막(16)을 형성하는 공정을 포함하는 MOS형 반도체장치의 제조 방법