| 1 |
1
이종접합 바이폴라 트랜지스터와 CMOS 트랜지스터를 포함하는 실리콘 게르마늄 바이시모스 소자의 제조 방법에 있어서, 상기 바이폴라 트랜지스터 영역의 기판에 서브 콜렉터영역을 형성하고, 상기 CMOS 트랜지스터 영역의 기판에 웰영역을 각각 형성하는 단계, 상기 서브 콜렉터영역 및 상기 웰영역의 상기 기판에 실리콘 에피층을 성장시키는 단계, 상기 바이폴라 트랜지스터 영역의 상기 실리콘 에피층에 콜렉터 및 콜렉터 플러그를 각각 형성하고, 상기 CMOS 트랜지스터 영역의 상기 실리콘 에피층에 문턱전압 조절용 이온을 주입하는 단계, 상기 CMOS 트랜지스터 영역의 상기 기판 상에 게이트 산화막을 형성한 후 상기 콜렉터 및 상기 게이트 산화막 상에 제 1 에피층을 형성하는 단계, 상기 콜렉터의 상기 제 1 에피층 상에 에미터를 형성하고, 상기 게이트 산화막 상에 게이트를 각각 형성하는 단계, 상기 게이트 양측의 상기 제 1 에피층에 이온을 주입하여 LDD 영역을 형성하고, 상기 에미터 양측의 상기 콜렉터층에 이온을 주입하여 외부 베이스층을 형성하는 단계, 상기 에미터 및 상기 게이트 양측벽에 스페이서를 각각 형성한 후 상기 제 1 에피층, 상기 에미터, 상기 콜렉터 플러그, 상기 게이트 및 상기 LDD 영역 상에 제 2 에피층을 형성하는 단계, 상기 게이트 양측부의 상기 제 2 에피층에 소오스 및 드레인을 형성하는 단계, 전체 상부면에 니켈(Ni)을 증착한 후 열처리하여 상기 제 2 에피층, 상기 에미터, 상기 콜렉터 플러그, 상기 게이트와 상기 소오스 및 드레인의 표면에 니켈 실리사이드층이 형성되도록 한 후 반응하지 않고 잔류된 니켈(Ni)을 제거하는 단계를 포함하는 것을 특징으로 하는 실리콘 게르마늄 바이시모스 소자의 제조 방법
|
| 2 |
2
제 1 항에 있어서, 상기 제 1 에피층은 버퍼층, SiGe층 및 캡층으로 형성하며, 상기 버퍼층 및 캡층은 도핑되지 않은 실리콘층으로 형성하는 것을 특징으로 하는 실리콘 게르마늄 바이시모스 소자의 제조 방법
|
| 3 |
3
제 1 항에 있어서, 상기 제 2 에피층은 선택적 에피택셜성장 방법으로 형성하는 것을 특징으로 하는 실리콘 게르마늄 바이시모스 소자의 제조 방법
|
| 4 |
4
제 3 항에 있어서, 상기 제 2 에피층은 650~700℃의 온도에서 SiH2Cl2, GeH4, HCl, H2 가스를 이용하여 1000~3000Å의 두께로 성장시키는 것을 특징으로 하는 실리콘 게르마늄 바이시모스 소자의 제조 방법
|
| 5 |
5
제 1 항에 있어서, 상기 니켈(Ni)은 스퍼터링 공정을 이용하여 500~1000Å의 두께로 증착하는 것을 특징으로 하는 실리콘 게르마늄 바이시모스 소자의 제조 방법
|
| 6 |
6
제 1 항에 있어서, 상기 열처리는 300~600℃의 온도에서 실시하는 것을 특징으로 하는 실리콘 게르마늄 바이시모스 소자의 제조 방법
|
| 7 |
7
제 1 항에 있어서, 상기 니켈(Ni)을 증착한 후 상기 니켈(Ni)의 산화를 방지하기 위해 캡층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 게르마늄 바이시모스 소자의 제조 방법
|
| 8 |
8
제 7 항에 있어서, 상기 캡층은 TiN으로 형성하는 것을 특징으로 하는 실리콘 게르마늄 바이시모스 소자의 제조 방법
|
| 9 |
9
제 1 항에 있어서, 상기 니켈(Ni)은 1:1의 H2SO4+H2O2 용액을 사용한 습식 식각으로 제거하는 것을 특징으로 하는 실리콘 게르마늄 바이시모스 소자의 제조 방법
|
| 10 |
10
제 1 항에 있어서, 상기 니켈(Ni)을 제거하는 과정에서 상기 소오스 및 드레인 영역에 잔류된 니켈(Ni)을 잔류시키는 것을 특징으로 하는 실리콘 게르마늄 바이시모스 소자의 제조 방법
|
| 11 |
10
제 1 항에 있어서, 상기 니켈(Ni)을 제거하는 과정에서 상기 소오스 및 드레인 영역에 잔류된 니켈(Ni)을 잔류시키는 것을 특징으로 하는 실리콘 게르마늄 바이시모스 소자의 제조 방법
|
