| 1 |
1
적어도 하나의 마스터모듈과 적어도 하나의 슬레이브모듈을 구비한 온칩 네트워크(On-Chip Networks)에 있어,상기 각 슬레이브모듈에 각각 탑재되어, 특정 마스터모듈로부터 자신의 슬레이브모듈의 데이터 전송 방식을 설정받고, 자신의 슬레이브모듈과 상기 온칩 네트워크간의 데이터 송수신 인터페이스를 수행하는 슬레이브 네트워크 인터페이스 회로로서,상기 슬레이브모듈간에 온칩 버스에 정의된 슬레이브모듈 인터페이스 신호를 통해 해당 데이터를 송수신하고,상기 온칩 네트워크간에 포워드 패쓰 신호[forward path, 슬레이브 네트워크 인터페이스 => 온칩 네트워크] 및 백워드 패쓰 신호[backward path, 온칩 네트워크 => 슬레이브 네트워크 인터페이스]를 통해 해당 데이터를 송수신하는 것을 특징으로 하는 상기 슬레이브 네트워크 인터페이스 회로
|
| 2 |
2
제 1 항에 있어서,상기 슬레이브 네트워크 인터페이스 회로는,상기 슬레이브모듈간에 라이트/리드 신호[Write/Read], 어드레스 신호[Address], 라이트 데이터 신호[Write Data] 및 리드 데이터 신호[Read Data]를 사용해 해당 인터페이스를 수행하는 것을 특징으로 하는 상기 슬레이브 네트워크 인터페이스 회로
|
| 3 |
3
제 1 항에 있어서,상기 슬레이브 네트워크 인터페이스 회로는,상기 온칩 네트워크간에 SNI 어드레스 신호[SNI Address; 슬레이브 네트워크 인터페이스 주소], SNI 데이터 신호[SNI Data], 라이트 어드레스 신호[Write Address], 라이트 데이터 신호[Write Data], 리드 어드레스 신호[Read Address] 및 리드 데이터 신호[Read Data]를 사용해 해당 인터페이스를 수행하는 것을 특징으로 하는 상기 슬레이브 네트워크 인터페이스 회로
|
| 4 |
4
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 슬레이브 네트워크 인터페이스 회로는,상기 온칩 네트워크로부터 입력받은 저장할 주소[Write Address]와 SNI 콘트롤러로부터 입력받은 슬레이브모듈에서 데이터를 읽을 주소[Read] 중 어느 하나의 주소를 SNI 콘트롤러의 제어에 의해 선택받아 상기 선택받은 주소[Address]를 슬레이브모듈로 입력시키는 먹스; 및상기 슬레이브모듈에 데이터를 읽고 기록하는 것[Write Data, Read Data]을 제어하고, 상기 슬레이브모듈에서 읽은 데이터를 상기 온칩 네트워크로 전달하는데 있어서의 저장할 주소[Read Address]를 생성하는 상기 SNI 콘트롤러를 포함하는 상기 슬레이브 네트워크 인터페이스 회로
|
| 5 |
5
삭제
|
| 6 |
6
제 4 항에 있어서,상기 포워드 패쓰 신호[forward path]는 fholdms, fbst, faen, fa, fden, fdata를 포함하는 것을 특징으로 하는 상기 슬레이브 네트워크 인터페이스 회로
|
| 7 |
7
제 4 항에 있어서,상기 백워드 패쓰 신호[backward path]는 bholdmni, baen, ba, bden, bdata를 포함하는 것을 특징으로 하는 상기 슬레이브 네트워크 인터페이스 회로
|
| 8 |
8
제 4 항에 있어서,상기 슬레이브모듈 인터페이스 신호는 Hready, Hrdata, Htrans, Hwrite, Haddr, Hwdata를 포함하는 것을 특징으로 하는 상기 슬레이브 네트워크 인터페이스 회로
|
| 9 |
9
제 4 항에 있어서,상기 슬레이브 네트워크 인터페이스 회로는,상기 백워드 패쓰[backward path]를 통해 온칩 네트워크로부터 입력되는 데이터에 대해 상기 데이터를 모드 레지스터로 전부 출력할 것인지, 상기 데이터를 먹스 및 슬레이브모듈 각각으로 출력할 것인지를 선택하는 디먹스; 및상기 SNI 콘트롤러가 데이터 송수신 제어에 사용할 데이터 전송 모드 정보가 저장되는 상기 모드 레지스터를 더 포함하는 것을 특징으로 하는 상기 슬레이브 네트워크 인터페이스 회로
|
| 10 |
10
제 9 항에 있어서,상기 디먹스는,상기 온칩 네트워크로부터의 입력 데이터에 대응되는 백워드 패쓰[backward path] 주소가 모드 레지스터 주소를 지시함에 따라 상기 데이터를 M_Reg_Data 신호로서 모드 레지스터로 출력하고, 상기 백워드 패쓰 주소 중 모드 레지스터 인덱스[Mode Register index] 부분만을 M_Reg_Addr 신호로서 모드 레지스터로 출력하는 것을 특징으로 하는 상기 슬레이브 네트워크 인터페이스 회로
|
| 11 |
11
제 9 항에 있어서,상기 디먹스는,상기 온칩 네트워크로부터의 입력 데이터에 대응되는 백워드 패쓰[backward path] 주소가 모드 레지스터 주소를 지시하지 않음에 따라 상기 입력 데이터 주소의 하위 16비트(bit)를 Write Address 신호로서 먹스로 출력하고, 상기 입력 데이터를 Hwdata 신호로서 슬레이브모듈로 출력하는 것을 특징으로 하는 상기 슬레이브 네트워크 인터페이스 회로
|
| 12 |
12
제 9 항에 있어서,상기 먹스는,상기 SNI 콘트롤러로부터 Read Address 신호를 입력받고 디먹스로부터 Write Address 신호를 입력받은 상태에서,상기 SNI 콘트롤러로부터 "0"의 값을 갖는 Hwrite 신호를 입력받으면 슬레이브모듈에 Hrdata를 저장하기 위한 주소인 상기 Read Address를 Haddr 신호로서 슬레이브모듈로 출력하며,상기 SNI 콘트롤러로부터 "1"의 값을 갖는 Hwrite 신호를 입력받으면 상기 Write Address를 Haddr 신호로서 슬레이브모듈로 출력하는 것을 특징으로 하는 상기 슬레이브 네트워크 인터페이스 회로
|
| 13 |
13
제 9 항에 있어서,상기 모드 레지스터에 저장되는 데이터 전송 모드 정보는,일측 슬레이브모듈의 데이터가 저장되어 있는 소스 메모리(Source Memory) 구조 정보로서, 스타트 어드레스(Start Address), 트랜스퍼 사이즈(Transfer Size), 트랜스퍼 갭(Transfer Gap) 및 엔드 어드레스(End Address)를 포함하고,타측 슬레이브모듈에 데이터를 저장할 데스티네이션 메모리(Destination Memory) 구조 정보로서, 스타트 어드레스(Start Address), 트랜스퍼 사이즈(Transfer Size), 트랜스퍼 갭(Transfer Gap) 및 엔드 어드레스(End Address)를 포함하는 것을 특징으로 하는 슬레이브 네트워크 인터페이스 회로
|
| 14 |
14
온칩 네트워크(On-Chip Networks) 상에 구비되는 메모리 콘트롤러 및 적어도 하나의 슬레이브 네트워크 인터페이스 각각의 내부 레지스터를 셋팅하는 시스템 콘트롤러;데이터 저장을 위한 메모리를 제어하는 상기 메모리 콘트롤러; 및상기 온칩 네트워크 상에 구비되는 각 슬레이브모듈에 탑재되어, 상기 시스템 콘트롤러로부터 슬레이브모듈의 데이터 전송 방식을 설정받고, 해당 슬레이브모듈과 상기 온칩 네트워크간의 데이터 송수신 인터페이스를 수행하는 적어도 하나의 상기 슬레이브 네트워크 인터페이스를 포함하되,상기 슬레이브 네트워크 인터페이스는,상기 슬레이브모듈간에 온칩 버스에 정의된 슬레이브모듈 인터페이스 신호를 통해 해당 데이터를 송수신하고, 상기 온칩 네트워크간에 포워드 패쓰 신호[forward path, 슬레이브 네트워크 인터페이스 => 온칩 네트워크] 및 백워드 패쓰 신호[backward path, 온칩 네트워크 => 슬레이브 네트워크 인터페이스]를 통해 해당 데이터를 송수신하는 것을 특징으로 하는 슬레이브 네트워크 인터페이스 시스템
|
