1 |
1
외부로부터 입력 클럭 및 프레임 위치 알림 신호를 입력받아 소정 주기의 제 1 클럭 및 제 1 타이밍 신호를 출력하는 제 1 클럭 발생수단; 상기 제 1 클럭 및 제 1 타이밍 신호를 입력받아 제 1 오프셋 신호, 제 2 타이밍 신호 및 소정 주기의 제 2 클럭을 외부로 출력하는 제 2 클럭 발생수단; 및 상기 제 1 클럭 및 제 1 타이밍 신호를 입력받아 제 2 오프셋 신호, 제 3 타이밍 신호 및 소정 주기의 제 3 클럭을 외부로 출력하는 제 3 클럭 발생수단 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
2 |
2
제 1 항에 있어서, 상기 제 1 클럭 발생수단은, 상기 프레임 위치 알림 신호를 반전시키기 위한 반전수단; 외부로부터 입력되는 선택신호에 의해 상기 반전수단의 출력신호 및 상기 프레임 위치 알림 신호를 선택적으로 출력하는 선택수단; 상기 입력 클럭과 상기 선택수단의 출력신호를 입력받아 리셋신호를 출력하는 리셋신호 발생수단; 상기 입력 클럭과 상기 리셋신호 발생수단의 출력신호에 따라, 외부로부터 입력된 입력 논리신호를 래치시키는 래치수단; 상기 입력 클럭을 카운트하여 출력하는 카운팅수단; 상기 입력 클럭에 따라 상기 래치수단의 출력신호와 상기 카운팅수단의 출력신호를 비교하여 출력하는 비교수단; 상기 비교수단의 출력신호와 상기 리셋신호 발생수단의 출력신호를 논리 연산하여 상기 래치수단 및 카운팅수단으로 출력하는 논리 연산수단; 상기 입력 클럭에 따라 상기 래치수단의 출력신호와 상기 카운팅수단의 출력신호를 입력받아 상기 제 1 클럭을 출력하는 클럭 출력수단; 및 상기 입력 클럭에 따라 상기 래치수단의 출력신호를 입력받아 제 1 타이밍신호를 출력하는 타이밍신호 발생수단 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
3 |
3
제 2 항에 있어서, 상기 래치수단은, 입력단자로 입력 논리신호를 입력받고, 클럭단자로 상기 입력 클럭을 입력받으며, 셋단자가 상기 리셋신호 발생수단의 출력단에 접속되고, 리셋단자가 상기 비교수단의 출력단에 접속되고, 출력단자가 상기 타이밍신호 발생수단의 입력단에 접속된 제 1 D-플립플롭; 입력단자로 상기 입력 논리신호를 입력받고, 클럭단자로 상기 입력 클럭을 입력받으며, 셋단자가 상기 비교수단의 출력단에 접속되고, 리셋단자가 상기 논리 연산수단의 출력단에 접속되고, 출력단자가 상기 비교수단 및 클럭 출력수단의 입력단에 접속된 제 2 D-플립플롭; 및 입력단자로 상기 입력 논리신호를 입력받고, 클럭단자로 상기 입력 클럭을 입력받으며, 셋단자가 상기 비교수단의 출력단에 접속되고, 리셋단자가 상기 논리 연산수단의 출력단에 접속되고, 출력단자가 상기 비교수단 및 클럭 출력수단의 입력단에 접속된 제 3 D-플립플롭 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
4 |
4
제 3 항에 있어서, 상기 카운팅수단은, 클럭단자로 상기 입력 클럭을 입력받고, 리셋단자가 상기 논리 연산수단의 출력단에 접속되고, 출력단자가 상기 비교수단의 입력단에 접속된 제 1 계수기; 및 클럭단자로 상기 입력 클럭을 입력받고, 셋단자가 상기 리셋신호 발생부의 출력단에 접속되고, 리셋단자가 상기 논리 연산수단의 출력단에 접속되고, 출력단자가 상기 비교수단의 입력단에 접속된 제 2 계수기 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
5 |
5
제 4 항에 있어서, 상기 비교수단은, 클럭단자로 상기 입력 클럭을 입력받고, 일입력단자가 상기 제 2 D-플립플롭의 출력단에 접속되며, 타입력단자가 상기 제 1 계수기의 출력단에 접속되고, 출력단자가 상기 논리 연산수단의 입력단에 접속된 제 1 비교기; 클럭단자로 상기 입력 클럭을 입력받고, 일입력단자가 상기 제 2 D-플립플롭의 출력단에 접속되며, 타입력단자가 상기 제 1 계수기의 출력단에 접속되고, 출력단자가 상기 제 1 D-플립플롭의 리셋단자와 상기 논리 연산수단의 입력단에 접속된 제 2 비교기; 클럭단자로 상기 입력 클럭을 입력받고, 일입력단자가 상기 제 3 D-플립플롭의 출력단에 접속되며, 타입력단자가 상기 제 2 계수기의 출력단에 접속되고, 출력단자가 상기 논리 연산수단의 입력단에 접속된 제 3 및 제 4 비교기 를 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
6 |
6
제 5 항에 있어서, 상기 논리 연산수단은, 입력단들로 각각 입력된 상기 리셋신호 발생수단의 출력신호와 상기 제 1 비교기의 출력신호를 논리곱하여 상기 제 2 D-플립플롭의 리셋단자로 출력하는 제 1 논리 연산부; 입력단들로 각각 입력된 상기 리셋신호 발생수단의 출력신호, 상기 제 1 비교기의 출력신호 및 상기 제 2 비교기의 출력신호를 논리곱하여 상기 제 1 계수기의 리셋단자로 출력하는 제 2 논리 연산부; 입력단들로 각각 입력된 상기 리셋신호 발생수단의 출력신호와 상기 제 3 비교기의 출력신호를 논리곱하여 상기 제 3 D-플립플롭의 리셋단자로 출력하는 제 3 논리 연산부; 및 입력들로 각각 입력된 상기 제 3 및 제 4 비교기의 출력신호를 논리곱하여 상기 제 2 계수기의 리셋단자로 출력하는 제 4 논리 연산부 를 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
7 |
7
제 6 항에 있어서, 상기 클럭 출력수단은, 상기 제 2 및 제 3 D-플립플롭의 출력신호를 배타적 논리합하여 출력하는 제 5 논리 연산부; 및 클럭단자로 상기 입력 클럭을 입력받고, 입력단자가 상기 제 5 논리 연산부의 출력단에 접속되며, 출력단자를 통해 상기 제 1 클럭을 출력하는 제 4 D-플립플롭 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
8 |
8
제 7 항에 있어서, 상기 타이밍신호 발생수단은, 클럭단자로 상기 입력 클럭을 입력받고, 입력단자가 상기 제 1 D-플립플롭의 출력단에 접속되며, 출력단자를 통해 상기 제 1 타이밍신호를 출력하는 제 5 D-플립플롭 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
9 |
9
제 1 항에 있어서, 상기 제 2 클럭 발생수단은, 상기 제 1 타이밍신호와 제 1 클럭을 입력받아 리셋신호를 제공하는 리셋신호 발생수단; 상기 제 1 클럭에 따라, 외부로부터 입력된 입력 논리신호를 이용하여 플립플롭 동작을 수행하는 래치수단; 상기 제 1 클럭에 따라 상기 래치수단의 출력신호들을 비교하여 출력하는 비교수단; 상기 비교수단의 출력신호를 카운트하여 출력하는 카운팅수단; 상기 리셋신호와 카운팅수단의 출력신호를 논리 조합하여 출력하는 논리 연산수단; 상기 제 1 클럭에 따라 상기 래치수단의 출력신호를 입력받아 상기 제 1 프레임 오프셋신호를 외부로 출력하는 프레임 오프셋신호 발생수단; 상기 제 1 클럭에 따라 상기 래치수단의 출력신호를 입력받아 상기 제 2 타이밍신호를 출력하는 타임이신호 발생수단; 및 상기 제 1 클럭에 따라 상기 래치수단의 출력신호를 입력받아 상기 제 2 클럭을 외부로 출력하는 클럭 발생수단 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
10 |
10
제 9 항에 있어서, 상기 래치수단은, 입력단자로 상기 입력 논리신호를 입력받고, 클럭단자로 상기 제 1 클럭을 입력받으며, 셋단자가 상기 리셋신호 발생수단의 출력단에 접속되고, 리셋단자가 상기 비교수단의 출력단에 접속되고, 출력단자가 상기 프레임 오프셋신호 발생수단의 입력단에 접속된 제 1 D-플립플롭; 입력단자로 상기 입력 논리신호를 입력받고, 클럭단자로 상기 제 1 클럭을 입력받으며, 셋단자가 상기 논리 연산수단의 출력단에 접속되고, 리셋단자가 상기 논리 연산수단의 출력단에 접속되며, 출력단자가 상기 타이밍신호 발생수단의 입력단에 접속된 제 2 D-플립플롭; 및 입력단자가 일출력단자에 접속되고, 클럭단자로 상기 제 1 클럭을 입력받으며, 리셋단자가 상기 리셋신호 발생수단의 출력단에 접속되며, 타출력단자가 상기 비교수단의 입력단에 접속된 제 3 D-플립플롭 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
11 |
11
제 10 항에 있어서, 상기 비교수단은, 클럭단자로 상기 클럭를 입력받아, 일입력단자로 입력된 상기 제 1 D-플립플롭의 출력신호와 타입력단자로 입력된 상기 제 2 D-플립플롭의 출력신호를 비교하여 비교값을 일출력단자를 통해 상기 제 1 D-플립플롭의 리셋단자로 출력하고, 타출력단자를 통해 상기 카운팅수단으로 출력하는 비교기 를 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
12 |
12
제 11 항에 있어서, 상기 카운팅수단은, 리셋단자가 상기 리셋신호 발생수단의 출력단에 접속되고, 클럭단자로 입력되는 상기 비교수단의 출력신호를 카운트하여 출력단자들을 통해 출력하는 계수기 를 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
13 |
13
제 12 항에 있어서, 상기 논리 연산수단은, 상기 카운팅수단의 출력신호들을 논리합하여 출력하는 제 1 논리 연산부; 및 상기 제 1 논리 연산부의 출력신호와 상기 리셋신호 발생수단의 출력신호를 논리곱하여 출력하는 제 2 논리 연산부 를 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
14 |
14
제 13 항에 있어서, 상기 프레임 오프셋신호 발생수단은, 클럭단자로 상기 제 1 클럭을 입력받고, 입력단자가 상기 제 1 D-플립플롭의 출력단에 접속되며, 출력단자를 통해 상기 제 2 프레임 오프셋신호를 출력하는 제 3 D-플립플롭 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
15 |
15
제 14 항에 있어서, 상기 타이밍신호 발생수단은, 클럭단자로 상기 제 1 클럭을 입력받고, 입력단자가 상기 제 2 D-플립플롭의 출력단에 접속되며, 출력단자를 통해 상기 제 2 타이밍신호를 출력하는 제 4 D-플립플롭 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
16 |
16
제 15 항에 있어서, 상기 클럭 출력수단은, 클럭단자로 상기 제 1 클럭을 입력받고, 입력단자가 상기 제 3 D-플립플롭의 출력단에 접속되며, 출력단자를 통해 상기 제 2 클럭을 출력하는 제 5 D-플립플롭 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
17 |
17
제 13항 내지 제 16 항 중 어느 한 항에 있어서, 상기 제 1 논리 연산부의 출력신호를 반전시키기 위한 반전수단 을 더 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
18 |
18
제 1 항에 있어서, 상기 제 3 클럭 발생수단은, 상기 제 1 타이밍신호와 제 1 클럭을 입력받아 리셋신호를 제공하는 리셋신호 발생수단; 상기 제 1 클럭에 따라, 외부로부터 입력된 입력 논리신호를 래치시키는 래치수단; 상기 제 1 클럭에 따라 상기 래치수단의 출력신호들을 비교하여 출력하는 비교수단; 상기 제 1 클럭 및 비교수단의 출력신호를 카운트하여 출력하는 카운팅수단; 상기 리셋신호와 카운팅수단의 출력신호를 논리 조합하여 출력하는 제 1 논리 연산수단; 상기 카운팅수단의 출력신호들을 논리 조합하여 출력하는 제 2 논리 연산수단; 상기 제 1 클럭에 따라 상기 래치수단의 출력신호를 입력받아 상기 제 2 프레임 오프셋신호를 외부로 출력하는 프레임 오프셋신호 발생수단; 상기 제 1 클럭에 따라 상기 래치수단의 출력신호를 입력받아 상기 제 3 타이밍신호를 출력하는 타임이신호 발생수단; 및 상기 제 1 클럭에 따라 상기 래치수단의 출력신호를 입력받아 상기 제 3 클럭을 외부로 출력하는 클럭 출력수단 를 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
19 |
19
제 18 항에 있어서, 상기 래치수단은, 입력단자로 상기 입력 논리신호를 입력받고, 클럭단자로 상기 제 1 클럭을 입력받으며, 셋단자가 상기 리셋신호 발생수단의 출력단에 접속되고, 리셋단자가 상기 비교수단의 출력단에 접속되고, 출력단자가 상기 프레임 오프셋신호 발생수단의 입력단에 접속된 제 1 D-플립플롭; 입력단자로 상기 입력 논리신호를 입력받고, 클럭단자로 상기 제 1 클럭을 입력받으며, 셋단자가 상기 제 1 논리 연산수단의 출력단에 접속되고, 리셋단자를 통해 상기 제 2 논리 수단의 출력신호를 입력받으며, 출력단자가 상기 타이밍신호 발생수단의 입력단에 접속된 제 2 D-플립플롭; 및 입력단자로 상기 입력 논리신호를 입력받고, 클럭단자로 상기 제 1 클럭을 입력받으며, 셋단자가 상기 비교수단의 출력단에 접속되고, 리셋단자가 상기 리셋신호 발생수단의 출력단에 접속되고, 출력단자가 상기 비교수단의 입력단에 접속된 제 3 D-플립플롭 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
20 |
20
제 18 항에 있어서, 상기 비교수단은, 클럭단자로 상기 제 1 클럭을 입력받아, 제 1 입력단자로 입력된 상기 제 1 D-플립플롭의 출력신호, 제 2 입력단자로 입력된 상기 제 3 D-플립플롭의 출력신호 및 상기 제 2 논리 연산수단의 출력신호를 비교하여 비교값을 일출력단자를 통해 상기 제 3 D-플립플롭의 셋단자 및 상기 제 1 논리 연산수단의 입력단으로 출력하고, 상기 비교값을 타출력단자를 통해 상기 카운팅수단의 입력단으로 출력하는 비교기 를 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
21 |
21
제 19 항에 있어서, 상기 카운팅수단은, 리셋단자가 상기 제 1 논리 연산수단의 출력단에 접속되고, 클럭단자로 입력되는 상기 비교수단의 출력신호를 카운트하여 출력단자들을 통해 출력하는 제 1 계수기; 및 리셋단자가 상기 리셋신호 발생수단의 출력단에 접속되고, 클럭단자를 통해 입력되는 상기 비교수단의 출력신호를 카운트하여 출력단자들을 통해 출력하는 제 2 계수기 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
22 |
22
제 20 항에 있어서, 상기 제 1 논리 연산수단은, 상기 리셋신호 발생수단의 출력신호와 상기 제 2 논리 연산수단의 출력신호를 논리곱하여 상기 제 2 D-플립플롭의 셋단자로 출력하는 제 1 논리 연산부; 상기 리셋신호 발생수단의 출력신호와 상기 비교수단의 출력신호를 논리곱하여 상기 제 3 D-플립플롭의 리셋단자로 출력하는 제 2 논리 연산부; 및 상기 리셋신호 발생수단의 출력신호와 상기 비교수단의 출력신호를 논리곱하여 상기 제 1 계수기의 리셋단자로 출력하는 제 3 논리 연산부 를 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
23 |
23
제 21 항에 있어서, 상기 제 2 논리 연산수단은, 상기 제 1 계수기의 출력단자들을 통해 출력된 신호들을 논리 곱하여 상기 비교수단의 입력단으로 출력하는 출력하는 제 4 논리 연산부; 및 상기 제 2 계수기의 출력단자들을 통해 출력된 신호들을 논리합하여 상기 제 2 D-플립플롭의 리셋단자로 출력하는 제 5 논리 연산부 를 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
24 |
24
제 22 항에 있어서, 상기 프레임 오프셋신호 발생수단은, 클럭단자로 상기 제 1 클럭을 입력받고, 입력단자가 상기 제 1 D-플립플롭의 출력단자에 접속되며, 출력단자를 통해 상기 제 2 프레임 오프셋신호를 출력하는 제 4 D-플립플롭 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
25 |
25
제 23 항에 있어서, 상기 타이밍신호 발생수단은, 클럭단자로 상기 제 1 클럭을 입력받고, 입력단자가 상기 제 2 D-플립플롭의 출력단자에 접속되며, 출력단자를 통해 제 3 타이밍신호를 출력하는 제 5 D-플립플롭 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
26 |
26
제 24 항에 있어서, 상기 클럭 출력수단은, 클럭단자로 상기 제 1 클럭을 입력받고, 입력단자가 상기 제 3 D-플립플롭의 출력단자에 접속되며, 출력단자를 통해 상기 제 3 클럭을 출력하는 제 6 D-플립플롭 을 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|
27 |
27
제 18 항 내지 제 25 항 중 어느 한 항에 있어서, 상기 제 5 논리 연산부의 출력신호를 반전시키기 위한 제 1 반전수단; 및 상기 비교수단의 출력신호를 반전시키기 위한 제 2 반전수단 을 더 포함하여 이루어진 데이터 통신 채널의 클럭 발생 장치
|