맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

모바일 멀티미디어 연산의 효율적인 처리를 위한 병렬 프로세서

  • 기술번호 : KST2015100133
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 휴대용 기기에서 멀티미디어 연산의 효율적인 처리를 위한 병렬 프로세서 구조에 관한 것으로 멀티미디어 연산과 관련된 병렬 알고리즘의 용이한 개발을 위해 유연한 구조를 제공하며, 하드웨어 비용 및 전력을 적게 사용하는 구조에 관한 것이다. 부동소수점 연산의 지원을 위하여 부동소수점 누산기와 부동소수점 곱셈용 플래그를 사용한다. 이와 같은 구조를 통해 적은 비용으로 3D 그래픽스 처리에서의 기하 변환 연산을 처리할 수 있다. 분할된 단일 명령-복수 데이터 처리 방식과 명령어 조건부 실행방식을 사용함으로써 명령을 위한 버스 폭의 비용을 최소화 할 수 있다.멀티미디어, 병렬 프로세서, 부동 소수점 연산, 3D 그래픽스, 단일명령??복수데이터 처리
Int. CL G06F 15/76 (2006.01) G06F 9/38 (2006.01)
CPC
출원번호/일자 1020070050015 (2007.05.23)
출원인 한국전자통신연구원
등록번호/일자 10-0834412-0000 (2008.05.27)
공개번호/일자
공고번호/일자 (20080604) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.07.13)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 여준기 대한민국 대전 서구
2 양일석 대한민국 대전 유성구
3 허세완 대한민국 부산 연제구
4 여순일 대한민국 대전 유성구
5 노태문 대한민국 대전 유성구
6 김종대 대한민국 대전 유성구
7 김기철 대한민국 서울 송파구
8 유세훈 대한민국 서울 동대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2007.05.23 수리 (Accepted) 1-1-2007-0376825-57
2 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)		 2007.07.13 수리 (Accepted) 1-1-2007-0512829-97
3 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2007.07.13 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0512141-94
4 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2008.02.04 수리 (Accepted) 1-1-2008-0089234-64
5 선행기술조사의뢰서
Request for Prior Art Search		 2008.03.12 수리 (Accepted) 9-1-9999-9999999-89
6 선행기술조사보고서
Report of Prior Art Search		 2008.04.16 수리 (Accepted) 9-1-2008-0025135-17
7 등록결정서
Decision to grant		 2008.05.23 발송처리완료 (Completion of Transmission) 9-5-2008-0276992-21
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
복수의 프로세싱 엘리먼트(processing element :PE)들로 이루어진 프로세서 배열과, 상기 프로세서 배열에 직접 연결된 로컬 메모리와, 상기 프로세서 배열에 연결되어 부동소수점 덧셈을 가속하기 위한 복수의 누산기들로 이루어진 부동소수점 누산기 배열, 및 외부 메모리로부터 명령어를 판독하여 상기 프로세서 배열의 모든 PE들에게 브로드캐스팅하고, 임의의 PE가 상기 로컬 메모리와 통신할 때 상기 로컬 메모리에 주소를 인가하는 제어 유닛 을 포함하는 병렬 프로세서
2 2
제1항에 있어서, 상기 프로세서 배열내의 PE들은 그물형 망 구조로 연결되어 있으며, 각 PE는 자신의 위, 아래, 오른쪽 및 왼쪽 PE들과 쌍방향 통신을 수행하는 병렬 프로세서
3 3
제1항에 있어서, 각 PE는 상기 로컬 메모리 내에 각각에 할당된 메모리 공간을 갖는 병렬 프로세서
4 4
제1항에 있어서, 상기 부동소수점 누산기 배열은 상기 프로세서 배열의 가장 위쪽 행에 포함되는 PE 개수와 동일한 개수의 누산기들로 이루어지며, 각각의 누산기는 상기 가장 위쪽 행의 PE들중 같은 열의 PE와 통신하는 병렬 프로세서
5 5
제1항에 있어서, 상기 PE는, 이웃 PE들과 데이터를 주고받는 입출력 포트와, 산술 및 논리 연산을 수행하는 기능 유닛과, 상기 기능 유닛에 입력될 연산자 및 상기 기능 유닛으로부터의 연산 결과를 저장하기 위한 레지스터 파일, 및 상기 제어 유닛으로부터 수신된 명령어를 해독하여 상기 입출력 포트, 상기 레지스터 파일 및 상기 기능 유닛의 동작을 제어하기 위한 제어 신호를 생성하는 명령어 디코더 를 포함하는 병렬 프로세서
6 6
제5항에 있어서, 상기 기능 유닛은 곱셈기, 산술논리유닛 및 시프터를 포함하는 병렬 프로세서
7 7
제6항에 있어서, 상기 곱셈기는 16비트 2의 보수 곱셈, 16비트 정수 곱셈, 16비트 가수 곱셈을 지원하기 위한 18비트 2의 보수 배열 곱셈기인 병렬 프로세서
8 8
제6항에 있어서, 상기 기능 유닛은 부동소수점 곱셈의 정규화에 이용되는 부동소수점 곱셈용 플래그를 더 포함하는 병렬 프로세서
9 9
제5항에 있어서, 상기 레지스터 파일은 두 개의 입력을 구비하여 상기 기능 유닛의 연산 결과를 저장하는 동시에 상기 이웃 PE 또는 상기 로컬 메모리중 하나로부터 수신되는 데이터를 저장하는 병렬 프로세서
10 10
제1항에 있어서, 상기 병렬 프로세서는 분할된 단일 명령-복수 데이터(Partitioned SIMD) 처리 방식에 따라 명령어를 처리하기 위해 상기 프로세서 배열의 PE들을 2개 이상의 그룹으로 분할하고 각 그룹에 상이한 제어 신호를 인가하는 병렬 프로세서
11 11
제1항에 있어서, 명령어의 조건부 실행(conditional execution)을 위해 각 PE는 조건부 실행 플래그를 포함하는 병렬 프로세서
12 12
부동소수점 연산을 지원하기 위한 병렬 프로세서에 있어서, 상기 병렬 프로세서는, 복수의 프로세싱 엘리먼트(PE)들로 이루어진 프로세서 배열과, 부동소수점 덧셈 연산을 가속하기 위해 상기 프로세서 배열의 한 행의 PE 각각에 연결된 누산기들로 이루어진 부동소수점 누산기 배열을 포함하고, 상기 프로세서 배열의 각 PE는 부동소수점 곱셈의 정규화에 이용되는 부동소수점 곱셈용 플래그를 포함하는 부동소수점 연산 지원용 병렬 프로세서
13 13
제12항에 있어서, 상기 부동소수점 누산기 배열은 상기 프로세서 배열의 가장 위쪽 행에 포함되는 PE 개수와 동일한 개수의 누산기들로 이루어지며, 각각의 누산기는 상기 가장 위쪽 행의 PE들중 같은 열의 PE와 통신하는 부동소수점 연산 지원용 병렬 프로세서
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US07769981 US 미국 FAMILY
2 US20080294875 US 미국 FAMILY
3 US20100257342 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2008294875 US 미국 DOCDBFAMILY
2 US2010257342 US 미국 DOCDBFAMILY
3 US7769981 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.