| 1 |
1
삭제
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
기판 상에 서로 이격되어 배치된 소스 전극 및 드레인 전극; 및상기 소스 전극과 상기 드레인 전극 사이의 상기 기판 상에 배치된 +형 게이트 전극을 포함하고,상기 +형 게이트 전극은:Γ형 게이트 전극부;상기 Γ형 게이트 전극부 상에 형성된 제 1 추가 게이트 전극부; 및상기 제 1 추가 게이트 전극부 및 상기 Γ형 게이트 전극부를 덮는 제 2 추가 게이트 전극부를 포함하는 전계 효과 트랜지스터
|
| 7 |
7
제 6항에 있어서,상기 제 1 추가 게이트 전극부는 상기 Γ형 게이트 전극부의 다리부에 중첩되도록 상기 Γ형 게이트 전극부의 머리부 상에 배치되되,상기 제 1 추가 게이트 전극부의 폭은 상기 Γ형 게이트 전극부의 상기 다리부의 폭보다 넓고, 그리고 상기 Γ형 게이트 전극부의 상기 머리부의 폭보다 좁은 전계 효과 트랜지스터
|
| 8 |
8
제 6항에 있어서,상기 제 1 추가 게이트 전극부는 삼각형 또는 사각형의 단면을 갖는 전계 효과 트랜지스터
|
| 9 |
9
제 6항에 있어서,상기 제 2 추가 게이트 전극부는 상기 제 1 추가 게이트 전극부의 상부면으로부터 상기 Γ형 게이트 전극부의 머리부의 넓은 폭을 갖는 방향으로 연장된 전계 효과 트랜지스터
|
| 10 |
10
제 6항에 있어서,상기 제 1 및 제 2 추가 게이트 전극부들은 니켈, 금, 플래티넘, 티타늄, 크롬, 티타늄/텅스텐 합금 또는 백금 실리사이드를 포함하는 전계 효과 트랜지스터
|
| 11 |
11
삭제
|
| 12 |
12
기판 상에 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계; 및상기 소스 전극과 상기 드레인 전극 사이의 상기 기판 상에 +형 게이트 전극을 형성하는 단계를 포함하고,상기 +형 게이트 전극을 형성하는 단계는:상기 기판의 전면 상에 순차적으로 제 1 포토레지스트막 및 제 2 포토레지스트막을 형성하는 단계;상기 제 2 포토레지스트막을 패터닝하여 제 1 개구부를 형성하는 단계;상기 제 1 포토레지스트막을 패터닝하여 상기 제 1 개구부 아래에 상기 제 1 개구부보다 좁은 폭을 갖는 제 2 개구부를 형성하는 단계;상기 제 1 개구부 및 상기 제 2 개구부를 채우는 제 1 도전막을 형성하는 단계;상기 제 1 도전막 상에 상기 제 1 개구부와 중첩되는 제 2 도전막을 형성하는 단계; 및상기 제 1 및 제 2 포토레지스트막들을 제거하는 단계를 포함하는 전계 효과 트랜지스터의 제조 방법
|
| 13 |
13
제 12항에 있어서,상기 제 2 도전막은 니켈, 금, 플래티넘, 티타늄, 크롬, 티타늄/텅스텐 합금 또는 백금 실리사이드를 포함하는 전계 효과 트랜지스터의 제조 방법
|
| 14 |
14
제 12항에 있어서,상기 제 1 도전막은 T형이고,상기 제 2 도전막의 폭은 상기 제 1 개구부의 폭보다 좁고, 그리고 상기 제 2 개구부보다 넓은 전계 효과 트랜지스터의 제조 방법
|
| 15 |
15
제 14항에 있어서,상기 제 2 도전막은 삼각형 또는 사각형의 단면을 갖도록 형성되는 전계 효과 트랜지스터의 제조 방법
|
| 16 |
16
제 12항에 있어서,상기 제 1 도전막은 Γ형이고,상기 제 2 도전막은:상기 제 1 도전막 상에 상기 제 1 개구부와 중첩되는 제 3 도전막; 및상기 제 3 도전막 및 상기 제 1 도전막을 덮는 제 4 도전막을 포함하는 전계 효과 트랜지스터의 제조 방법
|
| 17 |
17
제 16항에 있어서,상기 제 3 도전막의 폭은 상기 제 1 개구부의 폭보다 좁고, 그리고 상기 제 2 개구부의 폭보다 넓은 전계 효과 트랜지스터의 제조 방법
|
| 18 |
18
제 16항에 있어서,상기 제 3 도전막은 삼각형 또는 사각형의 단면을 갖도록 형성되는 전계 효과 트랜지스터의 제조 방법
|
| 19 |
19
제 16항에 있어서,상기 제 4 도전막은 상기 제 3 도전막의 상부면으로부터 상기 제 1 개구부의 넓은 폭을 채우는 제 1 도전막 방향으로 연장되도록 형성되는 전계 효과 트랜지스터의 제조 방법
|
| 20 |
20
제 12항에 있어서,상기 제 2 개구부는 0
|
