맞춤기술찾기

이전대상기술

공핍층을 이용한 인덕터

  • 기술번호 : KST2015100386
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 공핍층을 이용한 인덕터에 관한 것으로서, 제1도전형의 반도체기판과, 상기 반도체기판에 핑거형태로 다수개가 형성되어 상기 반도체기판과 접합되는 부분에 공핍 영역을 형성하는 제2도전형의 웰 영역과, 상기 반도체기판에 형성된 제1절연막과, 상기 제1절연막의 상부에 형성되며 일측 끝단과 타측 끝단이 외부와 전기적으로 연결되는 도선 패턴과 연결된 나선형의 인덕터와, 상기 제1절연막과 인덕터의 상부에 형성된 제2절연막을 포함한다.따라서, 하부에 형성되는 공핍 영역에 의해 실리콘 기판의 전기전도도를 감소시켜 품질 계수를 증가시킬뿐만 아니라, 인덕터와 실리콘 기판 사이의 기생 캐패시턴스를 감소시켜 인덕터의 자기 공명 주파수를 높여보다 고주파에서 사용할 수 있으며, 또한 웰 영역의 바이어스를 능동적으로 바꿀 수 있으므로 실리콘 기판의 유효 전도도를 변화시킬 수 있고, 이에 의하여 인덕터의 품질 계수를 조절할 수 있다.
Int. CL H01L 27/00 (2006.01)
CPC H01L 28/10(2013.01) H01L 28/10(2013.01) H01L 28/10(2013.01) H01L 28/10(2013.01)
출원번호/일자 1019950053605 (1995.12.21)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-1997-0053797 (1997.07.31) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1995.12.21)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김욱 대한민국 서울특별시 종로구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김영길 대한민국 서울특별시 강남구 테헤란로 ***, 대흥빌딩 ***호 (역삼동)
2 원혜중 대한민국 서울특별시 강남구 테헤란로**길 **, 서울빌딩 *층 (역삼동)
3 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)
4 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
1995.12.21 수리 (Accepted) 1-1-1995-0207075-63
2 대리인선임신고서
Notification of assignment of agent
1995.12.21 수리 (Accepted) 1-1-1995-0207076-19
3 출원심사청구서
Request for Examination
1995.12.21 수리 (Accepted) 1-1-1995-0207077-54
4 출원인정보변경 (경정)신고서
Notification of change of applicant's information
1997.04.29 수리 (Accepted) 1-1-1995-0207078-00
5 대리인선임신고서
Notification of assignment of agent
1997.08.25 수리 (Accepted) 1-1-1995-0207079-45
6 의견제출통지서
Notification of reason for refusal
1998.08.31 발송처리완료 (Completion of Transmission) 1-5-1995-0109387-19
7 거절사정서
Decision to Refuse a Patent
1998.11.28 발송처리완료 (Completion of Transmission) 1-5-1995-0476458-71
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

제1도전형의 반도체기판과, 상기 반도체기판에 핑거 형태로 다수개가 형성되어상기 반도체기판과 접합되는 부분에 공핍 영역을 형성하는 제2도전형의 웰 영역과, 상기 반도체기판에 형성된 제1절연막과, 상기 제1절연막의 상부에 형성되며 일측 끝단과 타측 끝단이외부와 전기적으로 연결되는 도선 패턴과 연결된 나선형의 인덕터와, 상기 제1절연막과 인덕터의 상부에 형성된 제2절연막을 포함하는 공핍층을 이용한 인덕터

2 2

제1항에 있어서, 상기 반도체기판이 실리콘으로 이루어지는 공핍층을 이용한 인덕터

3 3

제1항에 있어서, 상기 제1도전형이 N형이고, 제2도전형이 P형인 공핍층을 이용한 인덕터

4 4

제1항에 있어서, 상기 제1도전형이 P형이고, 제2도전형이 N형이 공핍층을 이용한 인덕터

5 5

제1항에 있어서, 상기 실리콘 기판과 상기 웰 영역에 역 방향의 바이어스가 인가되는 공핍 영역을 이용한 인덕터

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.