| 1 |
1
동기식 다중장치에서의 AU3신호를 VC3신호로 역사상할 때 비트리킹 처리 수단을 이용하여 포인터 처리 과정에서 발생되는 AU포인터 조정지터를 감소시키기 위한 장치에 있어서, AU포인터 해석기의 AU3 수신 데이터를 VC3처리기의 VC3 수신 데이터로 공급하기 위한 탄성버퍼수단과, AU3갭드분주클럭에 의해 상기 탄성버퍼수단의 쓰기 어드레스를 발생하는 제1어드레스 발생수단과, 분주된 VC3갭드클럭에 의해 상기 탄성버퍼수단의 어드레스를 발생하는 제2어드레스 발생수단과, 프레임 클럭, 정/부스터핑이 정보 및 BLC(Bit Leaking Control)클럭을 입력으로 하여 포인터 조정 발생 간격을 프레임 클럭으로 계수한 후 계수값을 평균하고, 현재의 평균값과 이전에 계산된 평균값을 다시 평균값으로 계산하여 비트리킹 간격을 계수하며, 그 계수된 비트리킹 간격에 따른 VC3갭드클럭을 발생하여 VC3처리기에 출력하는 비트리킹 처리수단 및 상기 비트리킹 처리수단으로부터 출력되는 VC3갭드클럭을 분주하여 상기 제2어드레스 발생수단과 상기 VC처리기에 공급하는 분주수단으로 구성되는 것을 특징으로 하는 동기식 다중장치에서의 AU포인터 조정지터 감소장치
|
| 2 |
2
제1항에 있어서, 상기 비트리킹 처리수단은, 프레임 클럭을 이용하여 이전의 포인터 조정 간격을 계수하고, 이를 평균한 다음 비트리킹시켜야 할 간격을 발생하는 비트리킹 간격 발생기(11)와, 그 비트리킹 간격 발생기(11)에서 계산된 평균값 또는 소프트웨어에서 계산된 값 중 한 값을 비트리킹 간격으로 선택하는 비트리킹 간격 선택기(12)와, 상기 비트리킹 간격 선택기(12)로부터 오는 비트리킹 간각 값을 받아 지연된 프레임 클럭에 의해 하향 계수하여 비트리킹 요구신호를 발생하는 비트리킹 간격 계수기(13)와, 상기 프레임 클럭을 지연시켜 상기 비트리킹 간격 계수기(13)에 하향계수를 위한 클럭으로 제공하는 지연기(17)와, 상기 AU3 포인터 해석기로부터의 정스터핑신호와 부스퍼핑 신호와 리킹 완료신호 및 캐리신호에 의거하여 +/-부호신호를 발생하고, 상기 비트리킹 간격발생기(11)에 계산 종료 및 시작신호를, 상기 비트리킹 간격 계수기(13)에 계수시작 및 종료신호를 공급함과 아울러 동종 및 이종 버스트 검출에 의한 버스트정보를 출력하는 스터핑 및 버스트 검출기(15)와, 상기 버스트정보와 상기 비트리킹 요구신호를 입력으로 비트리킹 수행의 완료를 검출하여 상기 리킹 완료신호와 캐리신호를 출력하는 비트리킹 요구신호 계수기(14)와, BLC클럭을 이용해서 갭클럭을 만들어 내고, 스터핑 정보가 발생하면 비트리킹 요구신호와 +/-부호신호를 이용해서 갭드되는 위치에 정/부 비트리킹 처리하여 VC3갭드클럭을 출력하는 갭드클럭 발생기(16)로 구성된 것을 특징으로 하는 동기식 다중장치에서의 AU포인터 조정지터 감소장치
|
| 3 |
3
제2항에 있어서, 상기 비트리킹 간격 발생기(11)는, 상기 계산 종료 및 시작신호에 의거하여 프레임 클럭을 클럭신호로 계수하고 2분주(1비트 시프트라이트)한 후 최상위 비트를 0으로 삽입하여, 포인터 조정 간격에 대한 비트리킹 간격 측정에 따른 계산값1을 발생하는 계수기 및 2분주기(31)와, 상기 계산값1과, 이전의 평균값인 평균값1을 더한 다음 2분주(1비트 시프트 라이트) 하여 평균값인 계산값2을 생성하는 풀에더(Full adder) 및 2분주기(32)와, 상기 계산값1과 평균값1의 크기를 비교하여 그 정보를 출력하는 비교기(33)와, 상기 계산값2에 가중치로 설정된 설정값 1을 뺀 값을 생성하는 계산회로1(34)과, 상기 계산값2에 가중치로 설정된 설정값 1을 더한 값을 생성하는 계산회로2(35)와, 상기 비교정보에 의거하여 현재의 계산값1이 평균값1보다 크면, 계산회로2(35)의 값을 선택하고, 현재의 계산값1이 평균값1보다 작으면, 계산회로1(34)의 값을 선택하며, 같은 경우 상기 폴에더 및 2분주기(32)의 계산값2를 선택하는 3:1 선택기(36)와, 그 3:1 선택기(36)의 출력을 래치시켜 평균값1로 상기 풀에더 및 2분주기(32)에 피드백시킴과 아울러 비트리킹 간격 선택기(12)로 출력하는 래치(37)로 구성된 것을 특징으로 하는 동기식 다중장치에서 AU포인터 조정지터 감소장치
|
| 4 |
4
제2항에 있어서, 스터핑 및 버스트 검출회로(15)는, 정스터핑 정보와 부스터핑 정보에 의거하여 상기 비트리킹 간격 발생기(11)로 계산종료 및 시작신호를 보내고, 상기 비트리킹 간격 계수기(13)로 계수시작 및 종료신호를 출력하며, +/-부호신호1을 발생하는 스터핑 검출회로(41)와, 상기 정스터핑 정보와 부스터핑 정보에 의거하여 동일한 극성의 버스트가 발생하면 동종 버서트신호1을 출력하고, 다른 극성의 버스트이면 이종 버스트신호1을 출력하며, 상기 리킹완료신호에 의해 리세트되는 동종 및 이종 버스트 발생을 알리는 동종 및 이종 버스트 검출회로(42)와, 상기 +/-부호신호1, 동종 버스트신호1, 이종 버스트신호1을 받아서 상기 캐리신호에 따라 부호 및 극성변경 요구시에는 상기 +/-부호신호1의 상태를 변경하여 출력하고, 상기 동종/이종 버스트신호를 서로 바꾸어 출력하는 버스트 및 리킹부호 변경 결정회로(43)로 구성된 것을 특징으로 하는 동기식 다중장치에서의 AU포인터 조정지터 감소장치
|
| 5 |
5
제2항에 있어서, 상기 비트리킹 요구신호 계수기(14)는, 상기 버스트 정보에 의거하여 연산기 제어신호를 출력하는 연산기 제어회로(51)와, 그 제어에 의해 고정값 16을 이용하여 비트리킹 요구신호 계수값을 계산하는 연산기(52)와, 계산된 계수값을 상기 비트리킹 간격 계수기에서 오는 비트리킹 요구신호에 의해서 하향 계수되고, 그 값이 0상태가 되면 리킹 완료신호를 발생하는 계수기(53)로 구성된 것을 특징으로 하는 동기식 다중장치에서의 AU포인터 조정지터 감소장치
|
| 6 |
6
제2항에 있어서, 상기 갭드클럭 발생기(16)는, BLC클럭 및 그의 반전된 클럭을 클럭 선택신호에 의해서 선택하는 상기 2:1선택기(61)와, 상기 비트리킹 간격 계수기(13)에서 오는 비트리킹 요구신호와 상기 스터핑 및 버스트 검출회로(15)에서 오는 +/-부호신호를 이용하여 상기 클럭 선택 신호를 발생시키고, 정/부 비트리킹을 위해 계수 제어신호를 제공하는 갭드클럭 발생 제어회로(62)와, 바이트 스터핑이 없을 때, 상기 2:1선택기(61)에서 오는 선택된 클럭을 이용해서 30번째 클럭을 갭핑시키고, 바이트 스터핑이 발생하면 갭핑된 클럭을 상기 계수 제어신호를 이용하여 갭핑위치에서 정/부 비트리킹시키기 위한 갭드신호를 발생하는 계수기(63)와, 상기 2:1선택기(61)에서 나오는 선택클럭과 상기 계수기(63)에서 오는 갭드신호를 이용하여 AND논리를 적용시킨 후 VC3갭드클럭을 발생시키는 AND회로(64)로 구성된 것을 특징으로 하는 동기식 다중장치에서의 AU포인터 조정지터 감소장치
|
