마이크로프로세서에 있어서,

복수개의 ILP(명령어 수준 병렬처리기법) 프로세서;

상기 복수개의 ILP 프로세서를 연결하는 내부버스; 및

상기 복수개의 ILP 프로세서가 동시에 접근하여 동기화 명령어를 수행하기 위해 다중 포트를 갖는 동기화 전용 레지스터 파일로 구성된 것을 특징으로 하는 단일칩 다중처리 마이크로프로세서

제 1 항에 있어서,

내부의 ILP 프로세서간에 공유 메모리를 사용하여 내부 ILP프로세서 간에 상호 통신할 때, 공유 데이터에 대한 상호 배제 접근을 위해 사용되는 잠금변수를,

상기 동기화 전용 레지스터 파일에 임시 저장하고 이를 사용하여 동기화 명령어를 수행하는 것을 특징으로 하는 단일칩 다중처리 마이크로프로세서

제 1 항 또는 제 2 항에 있어서,

상기 동기화 전용 레지스터 파일을 사용하여 동기화를 수행하는 전용 동기화 명령어를 명령어 세트에 포함하는 것을 특징으로 하는 단일칩 다중처리 마이크로프로세서

제 1 항에 있어서,

상기 복수개의 ILP 프로세서가 내부버스를 통해 메모리 접근 요구시에 그 요구가 캐쉬 적중으로 판단되면 메모리 접근 요구를 처리하는 2차 캐쉬 제어기;

상기 메모리 접근 요구를 내부 버스를 통해 수신하여 그 요구가 2차 캐쉬 제어기에 의해 캐쉬 적중이 아닌 것으로 판단된 그 메모리 접근 요구와, 마이크로프로세서간 통신 요구 및 입출력 장치 접근 요구를 패킷으로 변환하고, 그 패킷을 패킷 송신기에 전달함과 함께 외부에서 입력되는 데이터를 내부 버스를 통하여 상기 복수개의 ILP프로세서에 전송하는 링 제어기/패킷 버퍼;

상기 변환된 패킷과 임시버퍼를 통해 수신되는 패킷을 송신하는 패킷 송신기; 및

외부에서 입력되는 패킷의 수신여부를 판단하여 수신해야할 패킷이면 상기 링 제어기/패킷 버퍼에 전달하고 아니면 임시버퍼를 통하여 상기 송신기에 전송하는 패킷 수신기로 구성된 단방향 입출력 분리형 링 정합장치를 외부 정합장치로서 더 포함하는 것을 특징으로 하는 단일칩 다중처리형 마이크로프로세서