맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

병렬 레이트/디레이트 매칭 방법 및 그 장치

  • 기술번호 : KST2015101792
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 병렬 레이트/디레이트 매칭 방법 및 그 장치가 개시된다. 하나 이상의 코드 블록에서 시스터매틱 데이터, 제1 패리티 데이터 및 제2 패리티 데이터로 구분하여 인터리빙 하고, 각 코드 블록에서 각각 인터리빙된 시스터매틱 데이터, 제1 패리티 데이터 및 제2 패리티 데이터를 병렬 출력될 데이터 단위로 저장하고, 상기 저장된 데이터를 레이트 매칭 후 병렬 출력될 데이터 단위로 출력하기 위한 선출력 데이터 개수를 계산하고, 상기 저장된 데이터를 레이트 매칭 파라미터에 상응하여 병렬 출력 단위로 출력하며, 병렬 출력 단위를 충족하지 못할 경우 상기 단계(c)에서 계산된 선출력 데이터의 개수만큼 다음 코드 블록에서 레이트 매칭 데이터를 선출력하여 병렬 출력 단위를 충족하면 레이트 매칭을 병렬로 수행할 수 있다.
Int. CL H03M 13/27 (2006.01)
CPC H04L 1/0067(2013.01) H04L 1/0067(2013.01) H04L 1/0067(2013.01)
출원번호/일자 1020130040815 (2013.04.15)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2014-0124039 (2014.10.24) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 N
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조대순 대한민국 대전 유성구
2 김일규 대한민국 충청북도 옥천군

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인이상 대한민국 서울특별시 서초구 바우뫼로 ***(양재동, 우도빌딩 *층)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2013.04.15 수리 (Accepted) 1-1-2013-0323440-59
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
하나 이상의 코드 블록에서 시스터매틱 데이터, 제1 패리티 데이터 및 제2 패리티 데이터로 구분하여 인터리빙 하는 단계(a);각 코드 블록에서 각각 인터리빙된 시스터매틱 데이터, 제1 패리티 데이터 및 제2 패리티 데이터를 병렬 출력될 데이터 단위로 저장하는 단계(b);상기 저장된 데이터를 레이트 매칭 후 병렬 출력될 데이터 단위로 출력하기 위한 선출력 데이터 개수를 계산하는 단계(c); 및상기 저장된 데이터를 레이트 매칭 파라미터에 상응하여 병렬 출력 단위로 출력하는 단계(d)를 포함하고,상기 단계 (d)에서 병렬 출력 단위를 충족하지 못할 경우 상기 단계(c)에서 계산된 선출력 데이터의 개수만큼 다음 코드 블록에서 레이트 매칭 데이터를 선출력하여 병렬 출력 단위를 충족하는 것을 특징으로 하는 병렬 레이트 매칭 방법
2 2
청구항 1에서,상기 단계 (b)는,각 코드 블록에서 상기의 각각 인터리빙된 시스터매틱 데이터, 제1 패리티 데이터 및 제2 패리티 데이터에서 널(NULL) 비트를 제거하여 수집하는 단계; 및상기 수집된 시스터매틱 데이터, 상기 수집된 제1 패리티 데이터 및 제2 패리티 데이터를 시스터매틱 데이터와 패리티 데이터로 구분하여 병렬 출력될 데이터 단위로 저장하는 단계를 포함하는 병렬 레이트 매칭 방법
3 3
청구항 2에서,상기 널(NULL) 비트는 더미(dummy) 비트 또는 필러(filler) 비트인 것을 특징으로 하는 병렬 레이트 매칭 방법
4 4
청구항 2에서,상기 시스터매틱 데이터 및 패리티 데이터로 구분하여 병렬 출력될 데이터 단위로 저장하는 단계는,상기 수집된 제1 패리티 데이터 및 제2 패리티 데이터를 번갈아 저장하는 것을 특징으로 하는 병렬 레이트 매칭 방법
5 5
청구항 1에서,상기 단계(d)는,상기 레이트 매칭 파라미터를 널 비트가 제거된 시스터매틱 데이터 및 패리티 데이터에 기초하여 조정하여 사용하는 것을 특징으로 하는 병렬 레이트 매칭 방법
6 6
복조기로부터 병렬로 입력받은 레이트 매칭된 데이터를 각 코드 블록 별로 분할하는 단계;상기 코드 블록 별로 분할된 레이트 매칭된 데이터를 병렬로 디레이트 매칭하여 시스터매틱 데이터 및 패리티 데이터로 구분하여 저장하는 단계;상기 구분되어 저장된 시스터매틱 데이터 및 패리티 데이터를 각각 시스터매틱 데이터, 제1 패리티 데이터 및 제2 패리티 데이터 별로 디인터리빙 하는 단계; 및상기 각각 디인터리빙된 시스터매틱 데이터, 제1 패리티 데이터 및 제2 패리티 데이터를 수집하여 디코더로 출력하는 단계를 포함하는 병렬 디레이트 매칭 방법
7 7
청구항 6에서,상기 병렬로 디레이트 매칭하여 시스터매틱 데이터 및 패리티 데이터로 구분하여 저장하는 단계는,상기 시스터매틱 데이터 및 패리티 데이터에 널(NULL) 비트를 포함하지 않도록 디레이트 매칭하는 것을 특징으로 하는 병렬 디레이트 매칭 방법
8 8
청구항 7에서,상기 널 비트는 더미 비트 또는 필러 비트인 것을 특징으로 하는 병렬 디레이트 매칭 방법
9 9
청구항 6에서,상기 병렬로 디레이트 매칭하여 시스터매틱 데이터 및 패리티 데이터로 구분하여 저장하는 단계는,제1 패리티 데이터 및 제2 패리티 데이터가 번갈아 저장되는 것을 특징으로 하는 병렬 디레이트 매칭 방법
10 10
청구항 6에서,상기 디인터리빙 하는 단계는,상기 구분되어 저장된 시스터매틱 데이터 및 패리티 데이터에서 시스터매틱 서브 블록, 제1 패리티 데이터 서브 블록 및 제2 패리티 데이터 서브 블록으로 구성할 때 널 비트를 추가하는 단계; 및상기 널 비트가 추가된 시스터매틱 서브 블록, 제1 패리티 데이터 서브 블록 및 제2 패리티 데이터 서브 블록을 각각 디인터리빙 하는 단계를 포함하는 병렬 디레이트 매칭 방법
11 11
레이트 매칭기를 포함하는 통신 장치에서,하나 이상의 코드 블록을 서브 블록으로 분할하여 각각 인터리빙을 수행하는 인터리빙부;상기 인터리빙된 서브 블록을 수집하여 병렬 출력될 데이터 단위로 구분하여 저장부에 저장하는 비트 수집부;상기 비트 수집부에서 수집하여 상기 저장부에 저장된 데이터에 대하여 레이트 매칭 파라미터에 상응하여 레이트 매칭을 수행하는 레이트 매칭부;상기 레이트 매칭 데이터를 병렬 출력하며, 병렬 출력 단위를 충족하지 못할 경우 다음 코드 블록에서 레이트 매칭 데이터를 선출력하여 병렬 출력 데이터 단위를 충족시켜 병렬로 출력하는 출력부; 및상기 코드 블록들의 데이터 및 상기 데이터의 처리 과정 중에 발생하는 임시 데이터를 저장하는 저장부를 포함하는 병렬 레이트 매칭 장치
12 12
청구항 11에서,상기 인터리빙부는 각 코드 블록에서 시스터매틱(systematic) 데이터, 제1 패리티(parity) 데이터 및 제2 패리티 데이터로 분할하여 각각 인터리빙하고, 상기 비트 수집부는 각각 인터리빙 된 시스터매틱 데이터, 제1 패리티 데이터 및 제2 패리티 데이터에서 널(NULL) 비트를 제거하여 수집하는 것을 특징으로 하는 병렬 레이트 매칭 장치
13 13
청구항 11에서,상기 비트 수집부는,상기 수집된 시스터매틱 데이터, 제1 패리티 데이터 및 제2 패리티 데이터를 시스터매틱 데이터 및 패리티 데이터로 구분하여 병렬 출력될 단위로 저장하는 것을 특징으로 하는 병렬 레이트 매칭 장치
14 14
청구항 13에서,상기 비트 수집부는,상기 수집된 제1 패리티 데이터 및 제2 패리티 데이터를 번갈아 저장하는 것을 특징으로 하는 병렬 레이트 매칭 장치
15 15
청구항 11에서,상기 레이트 매칭부는,상기 레이트 매칭 파라미터를 널(NULL) 비트가 제거된 시스터매틱 데이터와 패리티 데이터에 기초하여 조정하여 사용하는 것을 특징으로 하는 병렬 레이트 매칭 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.