맞춤기술찾기

이전대상기술

전계효과 트랜지스터 및 그 제조 방법

  • 기술번호 : KST2015101838
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 별도의 리소그라피 공정과 그에 따른 추가적인 공정 단계 없이 전계 전극을 형성함으로써 제조 비용을 낮추고 소자의 안정성 및 생산성을 향상시킬 수 있는 전계효과 트랜지스터 및 그 제조 방법을 제공한다. 본 발명의 일 실시예에 의한 전계효과 트랜지스터의 제조 방법은, 기판 상에 활성층, 캡층, 오믹 금속층 및 절연막을 순차적으로 형성하는 단계; 상기 절연막 상에 다층의 감광막을 형성하는 단계; 상기 다층의 감광막을 패터닝하여 게이트 전극을 위한 제 1 개구부 및 전계 전극을 위한 제 2 개구부를 포함하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로 이용하여 상기 절연막을 식각하되, 상기 제 1 개구부를 통해 상기 캡층이 노출되도록 상기 제 1 개구부 내의 절연막을 더욱 깊게 식각하는 단계; 상기 제 1 개구부를 통해 절연막이 식각되어 노출된 캡층을 식각하여 게이트 리쎄스 영역을 형성하는 단계; 및 상기 게이트 리쎄스 영역과, 상기 식각된 절연막 상에 금속을 증착하여 게이트-전계 전극층을 형성하는 단계를 포함한다.
Int. CL H01L 29/78 (2006.01) H01L 21/336 (2006.01)
CPC H01L 29/402(2013.01) H01L 29/402(2013.01) H01L 29/402(2013.01) H01L 29/402(2013.01) H01L 29/402(2013.01)
출원번호/일자 1020120062664 (2012.06.12)
출원인 한국전자통신연구원
등록번호/일자 10-1596079-0000 (2016.02.15)
공개번호/일자 10-2013-0031771 (2013.03.29) 문서열기
공고번호/일자 (20160222) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020110095260   |   2011.09.21
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.06.12)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 안호균 대한민국 대전 유성구
2 임종원 대한민국 대전 유성구
3 배성범 대한민국 대전 유성구
4 고상춘 대한민국 대전 유성구
5 박영락 대한민국 대전 유성구
6 장우진 대한민국 대전 서구
7 문재경 대한민국 대전 유성구
8 남은수 대한민국 대전 서구
9 김정진 대한민국 전북 전주시 완산구
10 주철원 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인한벗 대한민국 서울특별시 서대문구 충정로 *, 구세군빌딩 **층 (충정로*가)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2012.06.12 수리 (Accepted) 1-1-2012-0466003-40
2 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)
2013.01.23 수리 (Accepted) 1-1-2013-0064539-16
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
4 의견제출통지서
Notification of reason for refusal
2015.06.29 발송처리완료 (Completion of Transmission) 9-5-2015-0436618-11
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2015.08.18 수리 (Accepted) 1-1-2015-0796270-23
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2015.08.18 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2015-0796269-87
7 등록결정서
Decision to grant
2015.12.24 발송처리완료 (Completion of Transmission) 9-5-2015-0899733-45
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 활성층, 캡층, 오믹 금속층 및 절연막을 순차적으로 형성하는 단계;상기 절연막 상에 다층의 감광막을 형성하는 단계;상기 다층의 감광막을 패터닝하여 게이트 전극을 위한 제 1 개구부 및 전계 전극을 위한 제 2 개구부를 포함하는 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 식각 마스크로 이용하여 상기 절연막을 식각하되, 상기 제 1 개구부를 통해 상기 캡층이 노출되도록 상기 제 1 개구부 내의 절연막을 더욱 깊게 식각하는 단계;상기 제 1 개구부를 통해 절연막이 식각되어 노출된 캡층을 식각하여 게이트 리쎄스 영역을 형성하는 단계; 및상기 게이트 리쎄스 영역과, 상기 식각된 절연막 상에 금속을 증착하여 게이트-전계 전극층을 형성하는 단계를 포함하며,상기 형성된 게이트-전계 전극층은 전계 전극이 게이트 전극에 연결되는 감마형 게이트 전극층이며,상기 절연막을 식각하는 단계에서,상기 제2 개구부를 통해 상기 다층의 감광막 중 최하층의 감광막과 상기 절연막의 상부 일부를 식각하여, 감마형 게이트 전극층의 전계 전극이 형성될 부분의 하부의 절연막의 두께를 조절하는 전계효과 트랜지스터의 제조 방법
2 2
제 1항에 있어서,상기 감광막 패턴을 형성하는 단계에서, 상기 제 1 개구부를 통해 상기 절연막이 노출되고, 상기 제 2 개구부를 통해 상기 다층의 감광막 중 최하층의 감광막이 노출되도록 상기 다층의 감광막을 패터닝하는 것을 특징으로 하는전계효과 트랜지스터의 제조 방법
3 3
제 2항에 있어서,상기 절연막의 식각시에 상기 감광막 패턴 중 상기 최하층의 감광막과 그 윗층의 감광막이 노출된 영역에서 모두 상기 절연막이 노출될 수 있도록 식각 선택비를 고려하여 상기 다층의 감광막의 종류 및 두께를 선택하는 것을 특징으로 하는전계효과 트랜지스터의 제조 방법
4 4
제 1항에 있어서,상기 게이트-전계 전극층은 하나의 금속층으로 동시에 형성되는 것을 특징으로 하는전계효과 트랜지스터의 제조 방법
5 5
제 1항에 있어서,상기 절연막은 실리콘 질화물, 실리콘 산화물, HfO2, BCB 및 실리카 젤 중 적어도 하나를 포함하는 물질로 형성되는 것을 특징으로 하는전계효과 트랜지스터의 제조 방법
6 6
제 1항에 있어서,상기 다층의 감광막은 4층으로 형성되며, PMMA/PMGI/Copolymer/PMMA 또는 ZEP/PMGI/Copolymer/ZEP의 조합 형태로 형성되는 것을 특징으로 하는전계효과 트랜지스터의 제조 방법
7 7
제 1항에 있어서, 상기 게이트 리쎄스 영역을 형성하는 단계는 건식, 습식 또는 건식과 습식을 조합한 식각 방법으로 수행되는 것을 특징으로 하는전계효과 트랜지스터의 제조 방법
8 8
제 7항에 있어서,상기 게이트 리쎄스 영역을 형성하는 단계는 CF4, BCl3, Cl2 및 SF6 중 적어도 하나를 포함하는 건식 식각 가스를 이용하여 수행되거나, H3PO4, H2O2 및 H2O 중 적어도 하나를 포함하는 습식 식각 용액을 이용하여 수행되는 것을 특징으로 하는전계효과 트랜지스터의 제조 방법
9 9
제 1항에 있어서,상기 게이트 전극 및 상기 전계 전극의 형성 이후에, 리프트 오프 공정을 통해 남아 있는 감광막 패턴을 제거하는 단계를 더 포함하는 전계효과 트랜지스터의 제조 방법
10 10
기판;상기 기판 상에 형성되는 활성층;상기 활성층 상에 형성되며, 일부분에 게이트 리쎄스 영역이 형성되어 상기 활성층을 상부로 노출시키는 캡층;상기 캡층 상의 양 측면에 오믹 금속층으로 형성되어 소스 및 드레인 전극으로 기능하는 오믹 금속층;상기 캡층 및 상기 오믹 금속층 상에 형성되며, 상기 게이트 리쎄스 영역의 상부에 식각홀이 형성되어 상기 게이트 리쎄스 영역을 상부로 노출시키고, 상기 식각홀에 근접하여 식각홈이 형성되는 절연막; 및상기 게이트 리쎄스 영역, 상기 식각홀 및 상기 식각홈이 하나의 금속층으로 채워지는 형태로 상기 절연막 상에 형성되는 게이트-전계 전극층을 포함하며,상기 형성된 게이트-전계 전극층은 전계 전극이 게이트 전극에 연결되는 감마형 게이트 전극층이며,상기 절연막의 상부 일부가 식각되어 상기 식각홈이 형성되어, 감마형 게이트 전극층의 전계 전극이 형성될 부분의 하부의 절연막의 두께가 조절되는 전계효과 트랜지스터
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US20130069127 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
DOCDB 패밀리 정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 한국전자통신연구원 정보통신산업원천기술개발사업 차세대 데이터센터용 에너지절감 반도체 기술