맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

3차원 다층 멀티 칩 모듈 패키지 제조 방법

  • 기술번호 : KST2015112105
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 IC 회로 공정이 되어 있는 반도체 기판 위에 적층된 다층의 절연층 내부에 다수의 베어 칩 및 고주파 특성이 우수한 수동 소자를 집적할 수 있는 3차원 다층 멀티 칩 모듈 패키지 및 그 제조 방법에 관한 것이다. 본 발명에 따르면, 반도체 기판; 다층의 절연층; 상기 반도체 기판 및 상기 절연층 속에 형성되는 공기 공동(Air - Cavity); 및 실장된 멀티 칩; 을 포함하는 다층 멀티칩 모듈 패키지 제조 방법에 있어서, 상기 반도체 기판의 특정 영역에 IC 공정을 수행하는 제 1 단계; 상기 IC 공정이 수행된 영역을 선택적으로 식각하여 그루브(Groove)를 형성하는 제 2 단계; 전기적 차폐를 위하여 상기 그루브의 표면을 접지면으로 도포하는 제 3 단계; 및 상기 그루브를 공기 공동으로 이용하기 위하여 상기 반도체 기판 위에 제 1 절연층을 형성시키는 제 4 단계; 를 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법이 제공된다. 패키지, 멀티 칩, MCM, 공기 공동, 패키지
Int. CL H01L 23/12 (2006.01)
CPC H01L 25/0652(2013.01) H01L 25/0652(2013.01)
출원번호/일자 1020030072439 (2003.10.17)
출원인 한국과학기술원
등록번호/일자 10-0632237-0000 (2006.09.28)
공개번호/일자 10-2005-0037039 (2005.04.21) 문서열기
공고번호/일자 (20061011) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2003.10.17)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 권영세 대한민국 대전광역시유성구
2 신성호 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 전영일 대한민국 광주 북구 첨단과기로***번길**, ***호(오룡동)(특허법인세아 (광주분사무소))

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2003.10.17 수리 (Accepted) 1-1-2003-0386808-11
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2004.01.14 수리 (Accepted) 4-1-2004-0001933-29
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2004.03.19 수리 (Accepted) 4-1-2004-0012166-74
4 선행기술조사의뢰서
Request for Prior Art Search		 2005.09.13 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search		 2005.10.19 수리 (Accepted) 9-1-2005-0068970-52
6 의견제출통지서
Notification of reason for refusal		 2005.10.31 발송처리완료 (Completion of Transmission) 9-5-2005-0553110-51
7 지정기간연장신청서
Request for Extension of Designated Period		 2005.12.22 수리 (Accepted) 1-1-2005-0753621-69
8 지정기간연장신청서
Request for Extension of Designated Period		 2006.01.27 수리 (Accepted) 1-1-2006-0069141-89
9 지정기간연장신청서
Request for Extension of Designated Period		 2006.02.27 수리 (Accepted) 1-1-2006-0142560-42
10 명세서등보정서
Amendment to Description, etc.		 2006.03.30 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0223979-91
11 의견서
Written Opinion		 2006.03.30 수리 (Accepted) 1-1-2006-0223980-37
12 등록결정서
Decision to grant		 2006.06.28 발송처리완료 (Completion of Transmission) 9-5-2006-0371136-58
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
15 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
16 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
17 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
18 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
19 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 기판; 다층의 절연층; 상기 반도체 기판 및 상기 절연층 속에 형성되는 공기 공동(Air - Cavity); 및 실장된 멀티 칩; 을 포함하는 다층 멀티칩 모듈 패키지 제조 방법에 있어서,상기 반도체 기판의 특정 영역에 IC 공정을 수행하는 제 1 단계;상기 IC 공정이 수행된 영역을 선택적으로 식각하여 그루브(Groove)를 형성하는 제 2 단계;전기적 차폐를 위하여 상기 그루브의 표면에 접지면을 형성하는 제 3 단계; 및상기 그루브를 공기 공동(Air-cavity)으로 이용하기 위하여 상기 반도체 기판 위에 제 1 절연층을 형성시키는 제 4 단계;를 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법
2 2
제 1 항에 있어서, 상기 제 4 단계는, 별도의 절연층을 형성시킨 후, 그 하면에 일정 크기의 금속 도선을 형성하는 제 1 서브 단계; 및 상기 금속 도선이 상기 그루브의 중앙 부위에 오도록 정렬한 후, 이를 상기 반도체 기판 상에 접착시키는 제 2 서브 단계; 를 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법
3 3
제 2 항에 있어서, 상기 금속 도선을 형성할 때, 별도의 수동 소자(인덕터, 커패시터, 저항 및 도파로 등)를 같이 형성시키는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법
4 4
제 1 항에 있어서, 상기 IC 공정이 완료된 부분에 메탈 범프를 사용하여 플립 칩 본딩 방식으로 직접 연결 가능한 제 1 회로를 상기 반도체 기반에 실장시키는 제 5 단계; 를 더 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법
5 5
제 4 항에 있어서, 상기 제 1 회로의 열을 방출시키기 위하여 저온 공정이 가능한 솔더 어태치먼트(Attachment)로 상기 제 1 회로를 상기 반도체 기판에 결합시키고, 히트 싱크 및 접지면을 별도로 부착시키는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법
6 6
제 1 항에 있어서, 상기 제 1 절연층 위에 추가의 절연층들을 형성시키는 제 6 단계; 및 상기 추가의 절연층 내부에 제 2 회로들을 메탈 범프를 사용하여 플립 칩 본딩 방식으로 집적시키는 제 7 단계; 를 더 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법
7 7
제 6 항에 있어서, 상기 반도체 기판에 접촉된 절연층과 추가 형성된 절연층 면에 수동 소자를 형성시키는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법
8 8
제 6 항에 있어서, 상기 제 2 회로들을 패시베이션(PAssivation)하기 위하여 상기 제 2 회로 표면을 절연층으로 밀봉하는 제 8 단계; 를 더 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법
9 9
제 8 항에 있어서, PCB 기판에 실장하기 위하여 상기 추가된 절연층의 최상층의 특정 영역에 솔더 범프를 형성시키는 제 9 단계; 를 더 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법
10 9
제 8 항에 있어서, PCB 기판에 실장하기 위하여 상기 추가된 절연층의 최상층의 특정 영역에 솔더 범프를 형성시키는 제 9 단계; 를 더 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.